Parasitic Extraction (параметрическое извлечение) — это процесс извлечения параметров, связанных с паразитными эффектами, существующими в интегральных схемах (IC), таких как затухание, индуктивность и ёмкость, которые могут влиять на производительность устройства. Эти параметры добавляются к основным электрическим характеристикам схемы, и их необходимо учитывать для достижения оптимальной работы в высокоскоростных и низкомощных приложениях.
Параметрическое извлечение начало развиваться в 1970-х годах с ростом сложности интегральных схем. Первоначально инженеры использовали простые модели для учета паразитных эффектов, однако с увеличением плотности упаковки и уменьшением размеров транзисторов, возникла необходимость в более точных и сложных методах.
С развитием технологий, таких как Deep Submicron (DSM) и FinFET, методы параллельного извлечения стали более сложными и требовательными. Появление инструментов автоматизированного проектирования (CAD) позволило значительно увеличить скорость и точность извлечения параметров.
Параметрическое извлечение основывается на понимании основных принципов электрических цепей, включая:
Современные тенденции в области интегральных схем направлены на увеличение плотности интеграции, что приводит к значительному увеличению паразитных эффектов. Это требует более продвинутых методов параллельного извлечения, таких как использование машинного обучения и глубокого обучения для предсказания паразитных параметров.
Модели машинного обучения начинают использоваться для оптимизации процесса извлечения параметров, что позволяет сократить время и повысить точность.
Одним из ключевых направлений является исследование новых материалов с целью снижения паразитных эффектов. Это включает в себя использование графена и других двумерных материалов для создания более эффективных и быстрых интегральных схем.
Разработка новых алгоритмов для обработки данных, полученных в процессе параллельного извлечения, также является важной областью исследований. Это позволит улучшить качество извлечения и снизить затраты на проектирование.
Интеграция параллельного извлечения с другими процессами проектирования, такими как верификация и тестирование, может значительно повысить эффективность разработки.
Эта информация предоставляет общее представление о параметрическом извлечении, его значении в области полупроводниковых технологий и VLSI-систем, а также о текущих тенденциях и направлениях будущих исследований.