Micron a fondo: el webinar tecnológico, pieza a pieza — HBM vertical, la ruta 1-delta y G11 y el veredicto sobre 4F²

Resumen en 30 segundos

• El 21 de octubre de 2026, Micron utilizó un webinar tecnológico específico — un formato que reserva para anuncios de nivel hoja de ruta — para dejar constancia de su próxima década, con Scott DeBoer, presidente y director de tecnología y productos, como presentador.
• El producto titular era nuevo: HBM vertical, que une la memoria directamente encima de un procesador en lugar de aparcarla junto al die, junto a un producto hermano, la memoria vertical de inferencia en el borde, para robots y automóviles.
• La hoja de ruta se concretó: el nodo DRAM 1-delta (1δ) entra en rampa en la segunda mitad de 2027 desde Boise con una mejora de densidad de bits en torno al 25%, y la NAND salta directamente de la Gen 9 a la G11 — más de 400 capas, el doble de densidad de bits, 1,5x la velocidad de E/S — también en rampa a finales de 2027.
• DeBoer enterró públicamente la DRAM 4F², el diseño de celda que persigue un rival: Micron afirma que inventó 4F², lo estudió durante dos décadas y concluyó que su ventaja de densidad es «un poco un mito». La DRAM 3D ocupa su lugar en la hoja de ruta, entre los nodos 1-zeta y 1-eta.
• La oferta seguirá ajustada durante al menos dos años sin un punto de equilibrio visible, y los productos verticales consumen más obleas por bit que la DRAM convencional — «las ratios de intercambio siguen aumentando» — de modo que la expansión de memoria para IA sigue canibalizando la oferta de producto básico.
• El mercado lo recibió bien: MU subió alrededor de un 2% en la sesión hasta unos 915 dólares, y Cantor Fitzgerald reiteró una recomendación de sobreponderar con un precio objetivo de 2.000 dólares.

El evento: qué presentó realmente Micron

Micron anunció el webinar solo dos días antes, el 19 de octubre, mediante nota de prensa — poco preaviso para una sesión que resultó ser la declaración tecnológica pública más completa de la compañía en el año. No fue una llamada de resultados ni el lanzamiento de un producto. Fue una deposición de hoja de ruta, dirigida a analistas, clientes y — léase entre líneas — competidores.

DeBoer abrió con la declaración de posicionamiento más fuerte de Micron en años: la compañía, dijo, está en «su posición más fuerte de la historia». Después recorrió tres familias tecnológicas — DRAM, HBM y NAND — antes de cerrar con la oferta, la investigación y el papel de la IA dentro del propio proceso de desarrollo de Micron. La sesión de preguntas, que incluyó un intercambio incisivo con Tim Arcuri, analista de UBS, sobre 4F², produjo algunas de las frases más citables del día.

Una precisión importa para leer todo lo que sigue: no hubo nueva guía financiera en esta sesión. Las cifras siguientes son cifras de tecnología y hoja de ruta, complementadas en una sección claramente etiquetada por el contexto financiero de los resultados del 30 de septiembre y de las comunicaciones regulatorias de octubre de Micron.

DRAM: 1-delta en 2027, después unión de obleas, después 3D

La historia DRAM de Micron tenía cuatro capas: el nodo que se envía ahora, el nodo que entra en rampa en 2027, el nodo siguiente y el salto arquitectónico que viene después.

El buque insignia actual es 1-gamma (1γ). Durante el próximo año sostiene la línea de productos central — DRAM de servidor, LPDDR y los dies centrales de la familia HBM4E. El sucesor es 1-delta (1δ), que DeBoer describió como el quinto nodo DRAM consecutivo de Micron en liderazgo industrial. Entra en rampa en la segunda mitad de 2027, empezando en Boise, Idaho — el mismo emplazamiento donde la primera producción de la nueva fábrica estadounidense de Micron está programada para comenzar hacia mediados de 2027. DeBoer situó la mejora de densidad de bits en torno al 25% medio sobre el nodo anterior, y dijo que el nodo está diseñado desde el inicio para dos productos: HBM5 y HBM vertical. Como calibración, se informa de que Samsung apunta a finales de 2027 para su nodo equivalente — lo que significa que Micron reclama, como mínimo, paridad en la cabeza de la carrera DRAM, y utilizó un webinar global para decirlo.

Más allá de 1δ, la hoja de ruta cambia de carácter. 1-épsilon (1ε), cuyo desarrollo DeBoer calificó de «muy avanzado», utiliza unión de obleas — un nodo DRAM construido en parte como una pila 3D en lugar de una reducción puramente litográfica. Detrás, 1-zeta (1ζ) y 1-eta (1η) están en fase exploratoria, con la litografía EUV de alta apertura numérica y nuevos materiales en la lista de exploración. Y entre 1ζ y 1η, Micron ha colocado ahora formalmente la DRAM 3D: una vía de desarrollo paralela cuyo momento de inserción depende de la economía, con el objetivo de tener la tecnología «lista para implementar» cuando tenga sentido comercial.

HBM: de pilas de 2,8 TB/s a la memoria encima del procesador

La sección HBM partió de una posición de fuerza. HBM4 está en producción de alto volumen: cada pila entrega más de 2,8 TB/s de ancho de banda a más de 11 Gb/s por pin. La pieza que se envía es la pila de 36GB y 12 capas construida para la plataforma Vera Rubin de Nvidia, y una versión de 48GB y 16 capas ya se ha muestreado. Frente a HBM3E, Micron cita aproximadamente 2,3x el ancho de banda con más de un 20% de mejor eficiencia energética, y lleva tiempo afirmando que duplicar el ancho de banda se traduce en unas 2,6x el rendimiento de inferencia LLM. El adorno de DeBoer: unas 100 de esas pilas igualarían el ancho de banda total de internet a nivel mundial.

HBM4E, el siguiente paso, traslada los dies centrales a 1γ y entra en rampa en el año natural 2027. También cambia quién fabrica el die base — la capa lógica en la parte inferior de la pila. HBM4 utilizó un die base desarrollado internamente; la familia HBM4E, incluida la pieza personalizada NV-HBM codiseñada con Nvidia, usa un die base construido en un proceso de fundición — según se informa, TSMC en un nodo de clase 3 nanómetros. Esto importa más allá de Micron: la arquitectura NVHBM de Nvidia, presentada en agosto, coloca el controlador de memoria personalizado de la propia Nvidia en el die base, y se ha informado de que Nvidia ha pedido a los tres proveedores de memoria que se estandaricen en un die base de TSMC con dies centrales de sexta generación (clase 1c). La HBM personalizada ya no es un producto de memoria con un aderezo de lógica; el die base se está convirtiendo en un segundo negocio de chips externalizado en sí mismo.

Luego llegó el producto genuinamente nuevo. HBM vertical implementa la memoria directamente encima de las unidades de procesamiento: en lugar de pilas HBM sentadas junto al XPU sobre un interposer, la memoria va sobre el procesador, conectada por unión híbrida a un paso mucho más fino. En palabras de DeBoer, «proporciona el máximo ancho de banda en combinación con el codiseño», y en muchos sistemas coexistirá con HBM convencional colocada alrededor de los bordes del XPU. Un producto compañero, la memoria vertical de inferencia en el borde (EIM vertical), apila DRAM de bajo consumo sobre un die lógico para dispositivos de borde como robots y automóviles, y DeBoer afirmó que entrega más ancho de banda que los diseños de procesamiento en memoria (PIM) — añadiendo que Micron persigue ambos enfoques.

La trampa estratégica son las obleas. Ambos productos verticales consumen más obleas por bit que la DRAM convencional, y DeBoer afirmó sin rodeos que «las ratios de intercambio siguen aumentando». Micron lo ha cuantificado antes — HBM3E ya consume aproximadamente tres veces la entrada de obleas de DDR5 en el mismo nodo para la misma capacidad, según sus divulgaciones de Hot Chips 2026 y de marzo de 2026. Cada peldaño en la escalera del ancho de banda resta, por tanto, oferta de DRAM básica de la misma base de fábricas. Esa aritmética, más que cualquier producto individual, es la razón por la que Micron espera que la escasez dure más allá del horizonte de pronóstico.

NAND: saltar una generación hasta más de 400 capas

La NAND recibió la diapositiva más audaz. Micron pasará directamente de la Gen 9 a la G11, saltándose por completo el nombre de una generación. DeBoer la llamó «la NAND más avanzada del mundo». La receta: más de 400 capas, unión oblea a oblea, el doble de densidad de bits que la Gen 9 y 1,5x la velocidad de E/S. El objetivo de rampa es la segunda mitad de 2027 — la misma ventana que la DRAM 1δ, lo que configura una transición tecnológica a escala de toda la compañía a finales de 2027.

El salto NAND apunta directamente al almacenamiento para IA: el mismo negocio de SSD para centros de datos en el que Micron dice que el desarrollo asistido por IA le permitió diseñar un SSD completo alrededor de un 60% más rápido que la generación anterior (véase más abajo). Una densidad 2x con arquitectura basada en unión es la manera en que Micron pretende defender la economía de los SSD empresariales mientras la capacidad de obleas es arrastrada hacia DRAM y HBM.

El veredicto sobre 4F²: el argumento más trascendente del día

Las preguntas produjeron el comentario con más probabilidades de resonar. Tim Arcuri, de UBS, preguntó por qué Micron no ve una vía viable para la DRAM 4F² — la disposición de celda, perseguida por un competidor, que reduce la huella de la celda DRAM de 6F² a 4F².

La respuesta de DeBoer fue una demolición, pronunciada con una reivindicación de autoridad: Micron, dijo, inventó 4F², lo ha estudiado durante dos décadas y decidió no comercializarlo. La física, tal como la planteó: la densidad DRAM se rige por el espaciado entre condensadores, no por la disposición de la celda sobre el papel, de modo que la supuesta ventaja de densidad de 4F² sobre 6F² es «un poco un mito». Micron puede construir 4F² en nodos antiguos, pero con mayor coste y complejidad — y en el borde de vanguardia, «hay problemas fundamentales con el escalado de 4F². Eso llevará en última instancia a que la DRAM 3D llegue en lugar de 4F²».

Leído estratégicamente, Micron disparaba contra la vía 4F²/transistor de canal vertical que Samsung ha investigado públicamente — sin nombrarla — mientras reposicionaba su propia hoja de ruta como la realista: celdas planas hasta 1δ y 1ε, unión en 1ε, y después DRAM 3D de verdad cuando la economía lo permita. Si DeBoer tiene razón es una cuestión empírica que la industria responderá hacia 2028–2029; lo que importa hoy es que el mayor fabricante de memoria de EE. UU. se ha comprometido públicamente en contra del diseño, lo que eleva el coste reputacional para quien lo defienda.

La IA dentro de Micron, y el contexto financiero

Dos divulgaciones de apoyo completaron la presentación. Primero, Micron está aplicando su propia cocina de IA en el desarrollo: redujo a la mitad el tiempo de silicio a tape-out de un nuevo controlador SSD para centros de datos, y desarrolló un SSD completo para centros de datos alrededor de un 60% más rápido que la generación anterior. Segundo, las apuestas a largo plazo: un compromiso de 10.000 millones de dólares a 10 años con Micron Research Labs, y un codiseño con clientes empujado cada vez más temprano — DeBoer señaló un documento técnico conjunto con Meta sobre LPDDR6, con DDR6 también en desarrollo.

El webinar no trajo nueva guía, pero el contexto importa, y es inusualmente sólido. De la publicación de resultados del 30 de septiembre y de las comunicaciones posteriores (no del propio webinar):

En la sesión, MU subió alrededor de un 2,1% hasta 914,78 dólares (desde un cierre anterior de 896,07 dólares). El contexto no halaga ni a alcistas ni a bajistas: la acción había caído más de un 17% en octubre antes del webinar y sigue muy por debajo de su récord de junio de 1.255 dólares, de modo que la ganancia se lee como estabilización, no euforia. C.J. Muse, de Cantor Fitzgerald, reiteró el 20–21 de octubre una recomendación de sobreponderar y un objetivo de 2.000 dólares, apoyándose exactamente en los dos pilares que el webinar reforzó — 16 acuerdos estratégicos con clientes (14 con precios fijados, con una cobertura proyectada de alrededor de la mitad de los ingresos futuros) y un equilibrio oferta-demanda de 2027 más ajustado que el de 2026, con cuellos de botella que se extienden hasta 2028. El objetivo medio de los analistas se sitúa cerca de 1.586 dólares.

Chase's Take

Tres cosas de este webinar seguirán importando dentro de un año.

Primero, la HBM vertical redibuja el mapa HBM. Cada generación HBM hasta ahora ha sido una carrera corrida junto al procesador — interfaces más anchas, pilas más altas, mejores dies base. La HBM vertical mueve la memoria encima del procesador, lo que convierte un problema de empaquetado en un contrato de codiseño: la memoria de quien se siente sobre el XPU se diseña desde el primer boceto de la arquitectura, no se califica al final. Eso favorece a los proveedores con los bancos de ingeniería de cliente más profundos — y explica por qué Micron emparejó la presentación del producto con documentos de codiseño LPDDR6 y un laboratorio de investigación de 10.000 millones. El foso que se está cavando no es una especificación; es un asiento en la mesa de diseño del cliente.

Segundo, el ataque a 4F² es una guerra de estándares librada temprano. DeBoer no gana nada medible este trimestre despreciando la dirección de investigación de un rival. Lo que gana es posición narrativa en las salas donde se toman las decisiones de plataforma de 2028–2029: si los arquitectos interiorizan que «4F² es un mito y la DRAM 3D es la vía real», la hoja de ruta de Micron se convierte en el supuesto por defecto contra el que los competidores deben argumentar. La afirmación es falsable y la hizo constar en acta, con su propia reivindicación de invención adjunta — lo que sugiere convicción genuina, no solo posicionamiento.

Tercero, la frase de la ratio de intercambio es el verdadero pronóstico de oferta. Quite los nombres de producto y la frase más importante del webinar es que las ratios de intercambio siguen aumentando mientras la oferta permanece ajustada durante al menos dos años sin punto de equilibrio a la vista. Cada oblea de HBM vertical y HBM5 son varias obleas de DRAM convencional que no se envían. Para Samsung y SK hynix se aplica la misma física, y por eso este webinar, pronunciado por el menor de los tres gigantes de la memoria, funciona como una señal de precios para toda la industria: nadie en la cima de este mercado está planificando un alivio.

Riesgos y lo que no se dijo

• Sin fechas para los nuevos productos que más importan. HBM vertical y EIM vertical se presentaron sin clientes de lanzamiento, volúmenes ni calendario. La arquitectura está anunciada; el negocio, todavía no.
• Sin detalle a nivel de presentación sobre la DRAM 3D. Una inserción «entre 1ζ y 1η» con calendario dependiente de la economía es una dirección, no un plan. Si 4F² choca con sus problemas antes de que la DRAM 3D esté lista, la industria tiene un hueco de densidad que Micron no ha respondido del todo.
• Concentración de ejecución a finales de 2027. La DRAM 1δ (Boise), la NAND G11 y HBM4E entran en rampa en la misma ventana, solapándose con la primera producción de obleas DRAM de la nueva fábrica de Idaho. Un retraso en cualquiera compone los demás.
• Partidas sin precio. La inversión en Indium Corporation (20 de octubre) y los productos verticales no llevan cifras en dólares divulgadas; la recompra de 35.160 M$ es una autorización, no un compromiso.
• Frente laboral abierto. Esta inmersión profunda no vuelve deliberadamente sobre el conflicto laboral de Micron en Taiwán, que estaba en movimiento la misma semana (el sindicato de Taichung llegó a un acuerdo el 21 de octubre mientras la huelga de advertencia de un día de Taoyuan estaba fijada para el 22 de octubre). Está cubierto por completo en nuestro resumen de huelgas de semiconductores; se señala aquí solo porque Taiwán es donde Micron fabrica la mayor parte de su DRAM, y cualquier interrupción prolongada endurecería el mismo panorama de oferta que describe este webinar.

FAQ

Q: ¿Qué anunció exactamente Micron el 21 de octubre de 2026? A: Una hoja de ruta tecnológica multigeneracional, presentada por Scott DeBoer en un webinar específico. Las novedades fueron la HBM vertical (memoria unida encima de un procesador), la memoria vertical de inferencia en el borde, la generación NAND G11 (más de 400 capas, en rampa en el 2S de 2027), una rampa firme en el 2S de 2027 para el nodo DRAM 1-delta, la DRAM 3D situada en la hoja de ruta entre los nodos 1-zeta y 1-eta, y un rechazo público de la DRAM 4F².

Q: ¿Qué es la HBM vertical y en qué se diferencia de HBM4? A: HBM4 apila dies DRAM junto al procesador sobre un interposer y entrega más de 2,8 TB/s por pila. La HBM vertical une la memoria directamente encima del die de procesamiento mediante unión híbrida, acortando aún más el camino y empujando el ancho de banda más allá de lo que permite la colocación en los bordes. Micron dice que ambas coexistirán a menudo — memoria vertical sobre el XPU, pilas HBM convencionales alrededor de sus bordes.

Q: ¿Por qué dice Micron que la DRAM 4F² es «un mito»? A: DeBoer argumentó que la densidad DRAM la fija el espaciado entre condensadores, no la huella nominal de la celda, de modo que reducir la disposición de 6F² a 4F² no entrega la ganancia de densidad implícita — mientras añade coste y complejidad, y choca con problemas fundamentales de escalado en el borde de vanguardia. Señaló que Micron inventó 4F² y lo estudió durante dos décadas antes de decidir no comercializarlo.

Q: ¿Cuánto espera Micron que dure la escasez de memoria? A: Al menos dos años, sin un punto en el que la oferta y la demanda vuelvan visiblemente a equilibrarse, según las declaraciones de DeBoer que recogen la visión del CEO Sanjay Mehrotra. Los productos verticales y HBM consumen más obleas por bit que la DRAM convencional (HBM3E equivale aproximadamente a 3x DDR5), y DeBoer dijo que esas ratios de intercambio siguen subiendo, lo que limita estructuralmente la rapidez con la que la oferta puede responder.

Q: ¿Cuáles son las fechas clave a vigilar tras este webinar? A: El año natural 2027 para la rampa de HBM4E (incluida NV-HBM con Nvidia); la segunda mitad de 2027 tanto para la rampa DRAM 1-delta que empieza en Boise como para la rampa NAND G11; el 9 de diciembre de 2026, cuando entra en vigor la autorización ampliada de recompra de 35.160 M$; y el cierre del T1 FY2027 de Micron, guiado a unos 61.500 M$ de ingresos.

📩 Suscríbete a VLSI Korea

Recibe primero en tu correo nuestros análisis diarios de semiconductores. La suscripción es gratuita.

Suscribirme gratis