Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC 주주총회(6/4)에서 N2 2nm 누적 매출이 2026년 Q3 시점에 3nm+5nm 합산을 추월할 것이라는 전망이 나왔다. SK그룹 최태원 회장은 대만에서 C.C. Wei TSMC 회장과 만나 HBM4 베이스 다이 협력을 논의했고, SIA-Deloitte는 AI 서버랙 가치의 95%가 반도체라는 보고서를 공개했다.
EDA
TL;DR * Logical Equivalence Check는 A 설계와 A' 설계의 기능 차이를 비교하는 것이다. * ASIC Design flow 사이에 수십번의 단계가 있다. * LEC는 ASIC 설계 flow에서 여러번 수행된다: * (1) RTL vs Synthesized netlist * (2) RTL vs DFT-inserted netlist * (3) Synthesis vs P&R netlist * (4) 각 ECO 단계 적용 후
career
요즘 반도체 채용/구직 시장을 보면서 든 생각 내 주변은 대부분 석사 아니면 박사네. 학사는 열명중에 한명 정도? 그런데 지금 하는 업무를 보면… 솔직히 이거 석박사 학위가 있어야 할 수 있는 일인가? 회사는 그냥 전공자가 깊이 연구하면 충분히 할 수 있는 일을 신입에게 맡긴다. 신입들이 주로 하는건… * 스펙 문서 읽고…
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘은 AI 반도체 공급망의 세 축이 동시에 움직였다. Nvidia Vera Rubin이 6월 2일 풀 양산 체제를 선언하며 SK하이닉스와 삼성전자를 HBM4 공급사로 공식화했고, 삼성은 Computex에서 HBM5 목업을 세계 최초 공개하며 2028년 양산 비전을 제시했다. 미 상무부 BIS는 6월 1일 말레이시아 등을 경유한 중국 기업
pillar
HBM4 로드맵 발표가 이어지지만 2024-2026년 AI 데이터센터에 실제 설치된 메모리는 HBM3E다. 8단에서 12단으로, 819GB/s에서 1.15TB/s로 진화한 이 기술의 실체와, SK Hynix가 이 경쟁에서 구조적으로 앞서 있는 이유를 해부한다.
pillar
저항 변화 메모리(ReRAM)는 산화물 박막 내 나노 필라멘트의 형성·용해로 데이터를 저장한다. 플래시보다 빠르고 공정 친화적이며, 크로스바 어레이로 신경모방 컴퓨팅까지 넘본다. 자동차 전장과 엣지 AI로 임베디드 NVM 수요가 폭증하는 지금, ReRAM이 왜 다시 중심에 서는지 해부한다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 컴퓨텍스 2026이 6월 2일 타이베이에서 본격 개막했다. Nvidia 젠슨황은 RTX Spark로 Windows on Arm AI PC 시대를 선언했고, Intel 립부탄 CEO는 18A 공정 기반 전 제품군을 무대에 올렸다. AMD는 RX 9070 GRE를 $549에 글로벌 출시해 Nvidia 5060 Ti와 정면 맞붙었다. 무대 뒤에서는 코패키지
pillar
AI 서버 PSU와 EV 충전기의 효율 압박이 GaN-on-Si를 Si MOSFET 대안으로 부상시키고 있다. 2DEG 채널 이동도와 높은 임계 전계는 명백한 물성 우위지만, normally-off 구현과 current collapse라는 공정 난제가 양산 수율을 제약한다. 기술 원리부터 공급사별 전략, 한국 기업 포지셔닝까지 한 번에 짚는다.
반도체
TL;DR * Trump Q1 2026 OGE filing: 3,711건 트레이드, 11주 동안 ~$490M 규모. 현직 대통령으로서는 전례 없는 증권 거래량. * MSFT/AMZN/META $60M 규모 매도, NVIDIA/Synopsys/Cadence/Broadcom/Lam Research/Dell 매수. 개별 종목 아닌 AI 인프라 밸류체인 8개 층위 수직 베팅. * 낙관론: EDA tools → 장비 → 칩 → 서버
pillar
High-NA EUV가 도입되어도 Metal/Via 레이어에서는 SAQP가 여전히 핵심 패터닝 기술로 남습니다. 피치 18~28nm 구간을 책임지는 이 공정의 원리, 난제, 그리고 TSMC·삼성·인텔의 현주소를 공정·설계·EDA 엔지니어 모두를 위해 낱낱이 해부합니다.
pillar
양산 출하를 시작한 Canon FPA-1200NZ2C와 Kioxia 3D NAND 적용 발표. EUV 비용 곡선 밖에서 single exposure 14nm half-pitch를 달성하는 nanoimprint lithography의 동작 원리부터 defect·throughput·template·overlay라는 네 가지 양산 장벽, 그리고 한국 메모리 업체에 미치는 의미까지 정리한다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 5월 21일 Lee Jae-yong이 신주의 MediaTek 본사를 깜짝 방문, Samsung의 memory+foundry 번들로 TSMC 의존도를 흔들겠다는 신호를 던졌다. 같은 날 Trump 미 대통령은 'Taiwan이 칩 산업을 훔쳤다'며 최고 200 percent 관세 가능성을 재거론, Korea Investment & Securities는 Samsung 570,000원·