Chase Na - Semiconductor Design Engineer

Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.

South Korea
Chase Na - Semiconductor Design Engineer
Daily Silicon: ASML 1362억달러 장비시장: AI 반도체·STA 양산 조건

korean

Daily Silicon: ASML 1362억달러 장비시장: AI 반도체·STA 양산 조건

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TechInsights 집계에서 2025년 IC 제조장비 시장은 US$136.2 billion으로 13% 늘었고, ASML은 US$27.5 billion으로 1위를 지켰다. 연간 증가액 US$15.6 billion 중 US$11.8 billion이 wafer fab equipment에서 나왔다. 돈은 전공정에만 머물지 않는다. Powertech는 Broadcom과 Singapore panel-level

By Chase Na - Semiconductor Design Engineer
달 모양의 희소 신경망이 반도체 die floorplan으로 변하고 시장 파동이 퍼지는 Kimi K3 분석용 에디토리얼 이미지

industry-research

Kimi K3 쇼크: 반도체 급락, AI 칩 설계, 애플의 장중 시총 역전

Kimi K3는 제2의 DeepSeek라는 시장 서사에는 맞지만 아직 같은 크기의 기술·가격 충격은 아니다. K3는 프런티어급 성능과 낮은 API 가격을 제시했고, Moonshot은 범용 에이전트가 48시간 오픈 EDA 실행을 했다고 보고했다. 그러나 학습 GPU-hours와 총비용은 공개되지 않았고, 칩 데모는 Nangate 45nm의 timing closure 및 throughput simulation PoC이지 tapeout이나 실리콘이 아니다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: TSMC 2650억달러, 반도체 설계와 2nm 미국 증설

korean

Daily Silicon: TSMC 2650억달러, 반도체 설계와 2nm 미국 증설

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC의 미국 투자 계획이 총 2,650억달러, 12개 선단 공정·패키징 시설로 커졌다. 2nm 설계 생태계의 무게중심이 웨이퍼 공정만이 아니라 미국 내 패키징과 고객 지원까지 이동한다. 동시에 마이크론은 자동차 메모리 장기 공급 계약을 묶었고, Advantest는 DFT 패턴을 생산 ATE 투입 전에 검증하는 벤치

By Chase Na - Semiconductor Design Engineer
AI 반도체 패키지가 fabrication line에서 양산 랙, 인수 플랫폼, 중단된 보드로 갈라지는 생존 경로

pillar

Graphcore 이후: AI 칩 스타트업 실패·M&A가 보여준 것

93개 검토 표본에는 M&A 9곳과 영업 종료 3곳이 있다. 인수된 9곳 중 7곳의 주 해자는 memory·interconnect·software였고, 이는 범용 가속기 회사를 통째로 키우기보다 incumbent가 부족한 component와 IP를 사는 경로가 더 흔했음을 보여준다. 성공 판단은 거래 발표가 아니라 인수 뒤 roadmap, 지원 인력, named customer와 매출 전환까지 확인해야 한다.

By Chase Na - Semiconductor Design Engineer
아키텍처부터 현장 지원까지 sovereign AI 반도체의 다섯 층 통제 구조

pillar

퓨리오사·리벨리온·중국 GPU: sovereign AI의 진짜 해자

Sovereign 수요는 국산 칩에 첫 고객과 학습 시간을 주지만 그 자체로 오래가는 해자는 아니다. 방어력은 조달 수요 바닥, 현지 software·support, 실제 제품 매출과 반복 주문, 선단 wafer·HBM·package의 공급 연속성이 곱으로 작동할 때 생긴다. 한국의 Rebellions와 FuriosaAI는 각각 ATOM 설치 기반·UCIe/HBM3E chiplet, 180W RNGD·4,000개 생산으로 서로 다른 출발점을 만들었다. 중국 GPU군은 2025년 공개 매출이 상용성을 증명하지만 고객

By Chase Na - Semiconductor Design Engineer
센서 workload에서 반복 주문까지 이어지는 엣지 AI 반도체의 다섯 층 해자

pillar

Hailo부터 Innatera까지: 엣지·피지컬 AI 칩 생존 지도

엣지 AI의 방어력은 peak TOPS가 아니라 특정 센서 workload의 데이터 이동을 줄이는 구조, 새 모델을 현장에 넣는 SDK, 고객 장비에 맞는 form factor, 장기 qualification과 반복 주문이 순서대로 겹칠 때 생긴다. Hailo·SiMa.ai·Axelera AI는 실리콘, SDK, 구매 경로와 named integration이 함께 보이는 선두군이다. DEEPX는 그 경계에 있고, Mobilint·Innatera·SynSense는 working silicon 이후 volume reo

By Chase Na - Semiconductor Design Engineer
광섬유와 전기식 chiplet 링크가 AI 가속기 패키지와 랙을 연결하는 2026 포토닉 인터커넥트 해자 지도

pillar

GPU보다 광이 먼저 이길 수 있다: AI 인터커넥트 스타트업

광이 GPU 연산을 곧 대체한다는 뜻은 아니다. 2026년에는 연산보다 데이터 이동에서 광이 먼저 채택될 가능성이 높고, 승부는 광소자 하나가 아니라 EIC·PIC 공동설계, 패키징 수율, 파이버 교체성, 표준 PHY와 고객 qualification을 함께 잠그는 능력에서 갈린다. 조사한 28개사 중 A급 상업 증거는 4개사뿐이며, 포토닉 I/O 핵심군은 대부분 파트너 검증 B 또는 평가 C 단계다.

By Chase Na - Semiconductor Design Engineer
Cerebras부터 Groq까지: 데이터센터 AI 칩의 진짜 해자

pillar

Cerebras부터 Groq까지: 데이터센터 AI 칩의 진짜 해자

2026년 데이터센터 AI 칩의 승부는 peak FLOPS가 아니라 latency, memory movement, compiler, rack economics와 고객 전환비용을 한꺼번에 낮추는 데 있다. 조사한 본문 20개사 가운데 규제 공시 매출까지 확인되는 A는 Cerebras 한 곳이고, B는 9곳이다. Groq의 NVIDIA 거래는 인수가 아니라 비독점 라이선스이며, Positron의 현재 제품은 HBM 기반 Atlas이고 LPDDR5x 기반 Asimov는 2027년 계획이다. Taalas는 실제 HC1 s

By Chase Na - Semiconductor Design Engineer
여러 AI 가속기 패키지가 서로 다른 여섯 관문을 지나 데이터센터와 엣지로 갈라지는 2026 해자 지도

pillar

AI 반도체 스타트업 2026: 93개 기업의 해자 지도

93개 기업·결과 사례를 같은 기준으로 놓으면 가장 붐비는 해자는 데이터 이동과 패키지이고, 가장 희소한 증거는 반복 매출이다. 검토 표본에서 A급은 13곳, B급은 29곳인 반면 C·D는 39곳이다. 따라서 좋은 아키텍처를 찾는 것보다 working silicon, 판매 가능한 제품, named customer, 인식 매출, 반복 주문을 구분하는 일이 먼저다.

By Chase Na - Semiconductor Design Engineer
여러 AI 설계 경로가 waveform, formal, layout, audit 검증 관문을 통과해 silicon과 PCB로 이어지는 에디토리얼 이미지

industry-research

ChipAgents와 CaretEDA: 2026 AI EDA 스타트업의 확장과 증거 격차

2026년 AI EDA 투자는 빠르게 늘었지만 아직 하나의 승자 시장은 아니다. 공개 자료로 확인한 34곳 중 자금·조직 확장이 가장 선명한 곳은 ChipAgents, Ricursive, Cognichip, Normal Computing이고, 외부 독자가 실제 산출물까지 검사할 수 있는 증거는 PCB의 Quilter가 가장 강하다. CaretEDA는 흥미로운 신규 진입자지만 2026년 7월 현재 비공개 평가 단계다.

By Chase Na - Semiconductor Design Engineer
CoWoS 경제학: AI GPU 마진은 패키지 병목에서 갈린다

pillar

CoWoS 경제학: AI GPU 마진은 패키지 병목에서 갈린다

Framework 핵심 답변: Framework Package Margin Stack Package Margin Stack은 AI 가속기 마진을 GPU 다이 하나가 아니라 HBM, 인터포저, 패키지 기판, OSAT, 테스트, 수율 손실의 합으로 본다. 핵심은 가장 비싼 부품이 아니라 가장 늦게 풀리는 병목이 가격 결정권을 가져간다는 점이다. AI 가속기 병목은 더 이상 GPU 다이 하나로 설명되지 않는다.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.