EDA
RTL 바이브 코딩 시대, 엔지니어가 지켜야 할 5개 검증 게이트
AI가 RTL과 테스트벤치를 만드는 시대입니다. 현직자가 실제 프로젝트와 포트폴리오에서 반드시 확인할 다섯 검증 게이트를 정리했습니다.
Chase Na - Semiconductor Design Engineer
Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
career
팀 가이드: STA (Static Timing Analysis) — tapeout 직전 마지막 게이트키퍼
STA(Static Timing Analysis)팀은 칩이 fab으로 가기 직전 마지막으로 'OK' 도장을 찍는 sign-off 조직이다. PrimeTime/Tempus 리포트와 ECO 패치를 무한히 반복하며 setup/hold violation을 0으로 떨어뜨린다. 한국 반도체 취준생과 5년차 이내 주니어를 위한 STA 팀 현직자 가이드.
korean
Daily Silicon: TSMC 402억달러·2nm: 반도체 설계와 High-NA EUV
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC의 2분기 매출은 402억달러, 총마진은 67.7%였다. 3분기 매출 가이던스는 446억-458억달러로 올라갔다. 이제 질문은 AI 수요의 크기가 아니라 2nm 웨이퍼가 수율, 패키징, 고객 qualification을 거쳐 얼마나 빨리 출하로 닫히는가다. Intel 18A에서 High-NA EUV가 일부 양산 레이어에 투입된 것도 같은 문제를
korean
Daily Silicon: TSMC 402억달러·ASML 93억유로: 2nm·EUV 증설
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC의 2분기 매출은 US$40.20 billion, 총마진은 67.7%였다. 2nm가 웨이퍼 매출의 3%로 처음 잡혔고 3분기 매출 가이던스는 US$44.6 billion-US$45.8 billion이다. ASML도 €9.3 billion 매출과 54.0% 총마진을 기록하고 연간 전망을 올렸다. 2027년 low-
pillar
OAM 가속기 모듈: AI 서버 병목이 GPU 다이에서 보드로 이동한다
OAM은 GPU 이름이 아니라 서버 설계의 분할선이다. 102 x 165 mm 모듈, 48 V 전원, 액체냉각, 베이스보드 링크가 AI 서버의 원가와 납기를 좌우한다.
career
팀 가이드: Physical Design (Backend / PnR) — RTL을 실제 layout으로
Synthesis부터 PnR, signoff까지. RTL을 GDS로 바꾸는 Physical Design 팀의 실제 하루, EDA 툴 스택, 1년차에서 시니어까지의 성장 곡선, 그리고 한국 시장에서의 이직 가치를 정직하게 정리합니다.
career
UVM부터 시작하지 마세요: 디지털 검증 취준 로드맵
UVM 문법보다 RTL과 프로토콜 이해가 먼저입니다. 디지털 검증 취업 준비를 위한 실전 6주 학습 순서와 포트폴리오 기준을 알려드립니다.
career
팀 가이드: Design for Test (DFT) — 칩이 죽었는지 살았는지 가려내는 팀
반도체 회사 DFT 팀의 진짜 하루, 1~5년차 성장 곡선, 한국과 글로벌 이직 시장에서의 평가, 2026년 연봉 가이드, 그리고 입사 전 미리 봐두면 좋은 책과 오픈소스 프로젝트까지. 취준생과 5년차 이내 주니어를 위한 VLSI Korea 팀 가이드 시리즈.
korean
Weekly Silicon: 빅테크는 AI의 수익 실현이 일어났고, 데이터센터를 더 짓는다.
골드만삭스·JP모건·씨티·UBS 등 글로벌 증권사 반도체 리서치를 HBM, AI 수익화, 장비·패키징, 중국 CXMT 투자 테마로 정리했습니다. 핵심은, 아마존/앤트로픽/메타 등 AI 활용 수익이 발생하고 있고, 추가 데이터 센터 건설 프로젝트가 High NPV 로 고려되고 있습니다. 이 수혜를 받을 회사를 정리합니다.
industry-research
Aehr Test Systems 집중분석: 웨이퍼 번인의 해자, AI 수주의 실적 전환
Aehr의 핵심 경쟁력은 고속 ATE가 아니라 장시간 번인을 웨이퍼 전체와 다수 패키지에 병렬 적용하는 데 있다. SiC에서 검증한 웨이퍼 번인 위에 AI 프로세서와 실리콘 포토닉스 양산 주문이 쌓였고, Incal 인수로 패키지 단계까지 범위가 넓어졌다. FY2026 Q4 수주는 6,070만 달러로 기록을 세웠고 effective backlog는 1억60만 달러, FY2027 매출 가이던스는 1억3,000만~1억5,000만 달러다.
korean
웨이퍼가 곧 컴퓨터가 될 때 ①: 웨이퍼 스케일이라는 네 가지 다른 물건
웨이퍼 스케일이라는 말은 하나의 기술을 뜻하지 않는다. 노광 필드를 이어 만든 단일 실리콘, 검증된 칩렛을 웨이퍼 위에 조립한 시스템, 대형 인터포저, 랙 슈퍼노드는 제조법과 수율식이 전혀 다르다. 첫 편은 경쟁 지도를 읽기 위한 분류법부터 세운다.
