career

회로 설계 엔지니어를 위한 커리어 가이드 — 한국 반도체 채용 시기, 직무 (RTL/DV/PD/STA/Analog/Memory/Architecture/CAD/DFT 등) 별 팀 가이드, 신입·경력·인턴·해외 진출, 연봉·교육 프로그램·산업 행사. VLSI Korea 의 영구 reference 시리즈.

팀 가이드: Formal Verification — 시뮬레이션이 못 잡는 corner를 수학으로 증명한다

career

팀 가이드: Formal Verification — 시뮬레이션이 못 잡는 corner를 수학으로 증명한다

Formal Verification은 시뮬레이션처럼 자극을 흘려보지 않고, RTL의 properties를 수학적으로 증명한다. JasperGold나 VC Formal을 켜놓고 cache coherence, arbiter fairness, X-propagation, security isolation 같은 corner case를 tapeout 전에 잡아내는 팀이다. 이 글은 한국 반도체 회사에서 Formal 팀이 실제로 어떤 위치에 있고, 신입부터 5년차까지 무엇을 배우며, 시장에서 얼마를 받는지 솔직하게 정리한다.

By Chase Na - Semiconductor Design Engineer
팀 가이드: Architecture / Microarchitecture — 칩의 뼈대를 그리는 사람들

career

팀 가이드: Architecture / Microarchitecture — 칩의 뼈대를 그리는 사람들

VLSI Korea 팀 가이드의 Architecture 편. 칩의 ISA·파이프라인·캐시·NoC 같은 큰 뼈대를 RTL 작성 전에 결정하고 perf 모델링으로 검증하는 가장 upstream 팀이다. 한국 내 본격 CPU arch 자리가 좁다는 현실, NPU 스타트업과 미국 이직이라는 두 갈래 옵션, 그리고 신입~시니어까지의 연봉·성장 곡선을 정직하게 정리한다.

By Chase Na - Semiconductor Design Engineer
팀 가이드: Design Verification (DV) — RTL의 정합성을 책임지는 검증 엔지니어

career

팀 가이드: Design Verification (DV) — RTL의 정합성을 책임지는 검증 엔지니어

DV(Design Verification)팀은 RTL이 스펙대로 동작하는지 UVM 기반 시뮬레이션으로 증명하는 조직입니다. 칩이 잘못 나오면 설계자보다 먼저 추궁받는 자리. 한국 반도체 회사에서 DV가 실제로 어떻게 일하고, 어떤 연봉을 받고, 5년차에 어떤 선택지가 있는지 정직하게 정리했습니다.

By Chase Na - Semiconductor Design Engineer
팀 가이드: RTL Design — Verilog로 칩의 뼈대를 짜는 팀

career

팀 가이드: RTL Design — Verilog로 칩의 뼈대를 짜는 팀

RTL Design팀은 아키텍트의 스펙을 Verilog/SystemVerilog 코드로 옮기는 자리다. 칩 설계 파이프라인의 출발점이고, 한국 반도체 회사에서 인력 수요가 가장 두꺼운 팀 중 하나. 이 글은 진짜 하루, 핵심 기술 스택, 1-5년차 성장 곡선, 한국 시장 연봉과 이직 옵션, 진입 장벽까지 현직자 시점으로 정리한다.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.