pillar
PCIe 8.0: 256 GT/s가 서버 보드 설계를 다시 쓰는 이유
PCIe 8.0은 단순한 두 배 속도 표가 아니다. 256 GT/s는 패키지, 보드, 커넥터, 리타이머, 검증 IP가 동시에 바뀌어야 하는 신호 무결성 문제다.
pillar
pillar
Die Shot 분석 ① Intel 80486·Sandy Bridge로 배우는 Floorplan 판독법
Die shot은 블록 이름을 맞히는 그림이 아니라 설계 제약의 물리적 기록이다. 촬영층을 먼저 확인하고 반복 구조, macro 경계, 외곽 I/O와 대칭을 공식 아키텍처 자료와 교차하면 floorplan hierarchy를 읽을 수 있다. 다만 CTS, congestion, IR drop과 timing은 사진만으로 단정할 수 없다.
pillar
Graphcore 이후: AI 칩 스타트업 실패·M&A가 보여준 것
93개 검토 표본에는 M&A 9곳과 영업 종료 3곳이 있다. 인수된 9곳 중 7곳의 주 해자는 memory·interconnect·software였고, 이는 범용 가속기 회사를 통째로 키우기보다 incumbent가 부족한 component와 IP를 사는 경로가 더 흔했음을 보여준다. 성공 판단은 거래 발표가 아니라 인수 뒤 roadmap, 지원 인력, named customer와 매출 전환까지 확인해야 한다.
pillar
퓨리오사·리벨리온·중국 GPU: sovereign AI의 진짜 해자
Sovereign 수요는 국산 칩에 첫 고객과 학습 시간을 주지만 그 자체로 오래가는 해자는 아니다. 방어력은 조달 수요 바닥, 현지 software·support, 실제 제품 매출과 반복 주문, 선단 wafer·HBM·package의 공급 연속성이 곱으로 작동할 때 생긴다. 한국의 Rebellions와 FuriosaAI는 각각 ATOM 설치 기반·UCIe/HBM3E chiplet, 180W RNGD·4,000개 생산으로 서로 다른 출발점을 만들었다. 중국 GPU군은 2025년 공개 매출이 상용성을 증명하지만 고객
pillar
Hailo부터 Innatera까지: 엣지·피지컬 AI 칩 생존 지도
엣지 AI의 방어력은 peak TOPS가 아니라 특정 센서 workload의 데이터 이동을 줄이는 구조, 새 모델을 현장에 넣는 SDK, 고객 장비에 맞는 form factor, 장기 qualification과 반복 주문이 순서대로 겹칠 때 생긴다. Hailo·SiMa.ai·Axelera AI는 실리콘, SDK, 구매 경로와 named integration이 함께 보이는 선두군이다. DEEPX는 그 경계에 있고, Mobilint·Innatera·SynSense는 working silicon 이후 volume reo
pillar
GPU보다 광이 먼저 이길 수 있다: AI 인터커넥트 스타트업
광이 GPU 연산을 곧 대체한다는 뜻은 아니다. 2026년에는 연산보다 데이터 이동에서 광이 먼저 채택될 가능성이 높고, 승부는 광소자 하나가 아니라 EIC·PIC 공동설계, 패키징 수율, 파이버 교체성, 표준 PHY와 고객 qualification을 함께 잠그는 능력에서 갈린다. 조사한 28개사 중 A급 상업 증거는 4개사뿐이며, 포토닉 I/O 핵심군은 대부분 파트너 검증 B 또는 평가 C 단계다.
pillar
Cerebras부터 Groq까지: 데이터센터 AI 칩의 진짜 해자
2026년 데이터센터 AI 칩의 승부는 peak FLOPS가 아니라 latency, memory movement, compiler, rack economics와 고객 전환비용을 한꺼번에 낮추는 데 있다. 조사한 본문 20개사 가운데 규제 공시 매출까지 확인되는 A는 Cerebras 한 곳이고, B는 9곳이다. Groq의 NVIDIA 거래는 인수가 아니라 비독점 라이선스이며, Positron의 현재 제품은 HBM 기반 Atlas이고 LPDDR5x 기반 Asimov는 2027년 계획이다. Taalas는 실제 HC1 s
pillar
AI 반도체 스타트업 2026: 93개 기업의 해자 지도
93개 기업·결과 사례를 같은 기준으로 놓으면 가장 붐비는 해자는 데이터 이동과 패키지이고, 가장 희소한 증거는 반복 매출이다. 검토 표본에서 A급은 13곳, B급은 29곳인 반면 C·D는 39곳이다. 따라서 좋은 아키텍처를 찾는 것보다 working silicon, 판매 가능한 제품, named customer, 인식 매출, 반복 주문을 구분하는 일이 먼저다.
pillar
CoWoS 경제학: AI GPU 마진은 패키지 병목에서 갈린다
Framework 핵심 답변: Framework Package Margin Stack Package Margin Stack은 AI 가속기 마진을 GPU 다이 하나가 아니라 HBM, 인터포저, 패키지 기판, OSAT, 테스트, 수율 손실의 합으로 본다. 핵심은 가장 비싼 부품이 아니라 가장 늦게 풀리는 병목이 가격 결정권을 가져간다는 점이다. AI 가속기 병목은 더 이상 GPU 다이 하나로 설명되지 않는다.
pillar
OAM 가속기 모듈: AI 서버 병목이 GPU 다이에서 보드로 이동한다
OAM은 GPU 이름이 아니라 서버 설계의 분할선이다. 102 x 165 mm 모듈, 48 V 전원, 액체냉각, 베이스보드 링크가 AI 서버의 원가와 납기를 좌우한다.
korean
웨이퍼가 곧 컴퓨터가 될 때 ①: 웨이퍼 스케일이라는 네 가지 다른 물건
웨이퍼 스케일이라는 말은 하나의 기술을 뜻하지 않는다. 노광 필드를 이어 만든 단일 실리콘, 검증된 칩렛을 웨이퍼 위에 조립한 시스템, 대형 인터포저, 랙 슈퍼노드는 제조법과 수율식이 전혀 다르다. 첫 편은 경쟁 지도를 읽기 위한 분류법부터 세운다.
pillar
아날로그 반도체도 부족하다? 2026년 진짜 병목은 AI 전력과 차량용 롱테일
아니다. TI 재고가 2026년 1분기에도 209일이고 200mm 능력이 늘어나는 만큼 범용 아날로그의 전면 부족은 과장됐다. 다만 AI 데이터센터용 전력관리와 대체가 어려운 차량용 인증 롱테일은 실제 allocation과 리드타임 병목이 나타난다.