pillar

Engineering

Why NAND uses two wafers: CBA's thermal freedom and bonding yield

Separating the memory array from its peripheral circuitry creates process freedom. Whether that freedom lowers cost depends on how many good bits survive bonding.

Engineering

Quad SPI를 달아도 센서가 빨라지지 않는 이유

TinyProbe의 새 연구를 출발점으로, 핀 수보다 먼저 따져야 할 전송 길이·컨트롤러·버퍼·무선 경로의 처리량을 계산한다.

Engineering

Why Quad SPI Does Not Automatically Make a Sensor Faster

Starting with new TinyProbe research, calculate the effects of burst length, controller limits, buffering and wireless delivery before adding data pins.

Engineering

INT8 가속기의 정확도는 곱셈 뒤에서 갈린다

스케일·반올림·포화 규칙을 맞추지 않으면 같은 양자화 모델도 다른 답을 낸다. RISC-V와 FPGA 설계자가 먼저 검증할 출력 경로를 짚는다.

Engineering

INT8 accelerator accuracy is decided after multiplication

The same quantized model can return different answers when scaling, rounding and saturation disagree. A practical look at the output path RISC-V and FPGA designers should verify first.

Engineering

게이트를 줄였는데 왜 회로는 더 느려질까

배치 이후에는 논리 단계보다 부하와 배선이 타이밍을 좌우할 수 있다. 물리 정보를 반영한 재매핑 연구와 공개 설계 도구를 통해, 어떤 최적화를 채택해야 하는지 살펴본다.

Engineering

Why fewer gates can make a circuit slower

After placement, loads and wires can outweigh logic depth. Research on physically informed remapping and public design tools shows how engineers can decide which optimizations to accept.

Engineering

TLB 프리페치, 미스가 줄어도 메모리는 더 바쁠 수 있다

주소 변환을 미리 읽는 설계의 손익은 정확도·도착 시점·추가 트래픽에서 갈린다. 자체 계산 예제로 MMU와 플랫폼 팀의 판단 기준을 짚는다.

Engineering

Fewer TLB misses can still mean more memory traffic

Prefetching translations trades waiting time against extra work. Worked examples separate accuracy, timeliness, traffic and consistency for MMU and platform decisions.

Engineering

열저항은 칩의 상수가 아니다: 접합 온도 계산이 틀리는 세 가지 이유

데이터시트의 열저항, 패키지 표면 온도, 평균 전력은 서로 다른 질문에 답한다. 보드 경계조건과 발열 시간을 맞춰야 계산값이 설계 판단으로 이어진다.

Engineering

Thermal resistance is not a chip constant: why junction-temperature estimates fail

Datasheet thermal resistance, package surface temperature and average power answer different questions. Match the board boundary conditions and heating timescale before using the result to make a design decision.

Engineering

ADC의 비트 수를 올리기 전에, 입력 전압이 정착했는가

SAR ADC의 정확도는 변환기 안에서만 결정되지 않는다. 획득 시간과 채널 전환, 입력 필터, 증폭기의 동작을 하나의 시간·오차 예산으로 묶어야 한다.