pillar - VLSI Korea (Page 3)

pillar

Q-die의 의미는 오버클럭 기록보다 제조 segmentation에 가깝다. 같은 DDR5-5600 spec 안에서도 die revision, package, BOM, qualification은 다르게 움직인다.

pillar

정부의 반도체 투자와 인재 양성 신호를 VLSI Korea 성장 퍼널로 바꾸는 커리어 로드맵입니다. RTL, DV, STA, PD, DFT, AMS, EDA 트랙별로 입문자가 만들어야 할 증거를 정리했습니다.

pillar

Rowhammer는 해킹 기법 이전에 DRAM scaling이 만든 물리적 integrity 문제다. 반도체 엔지니어 관점에서 cell, row activation, TRR, ECC, DDR5 mitigation 한계를 정리한다.

pillar

Intel XBM은 아직 공식 제품명으로 확인된 항목이 아니다. 하지만 Intel의 패키지 DRAM 세분 접근 특허와 Foveros 방향을 같이 보면, HBM 이후 메모리 병목이 어디로 이동하는지 읽을 수 있다.

pillar

CAMM2는 단순히 얇은 노트북 메모리 폼팩터가 아니다. DDR5와 LPDDR5X를 모듈로 만들면서도 보드 배선, 접촉 저항, 열, SPD, 검증 책임을 다시 배분하는 표준이다.

pillar

HBM4는 2048-bit I/O와 최대 2 TB/s 대역폭을 표준화했다. 문제는 DRAM 다이를 더 많이 쌓는 능력이 아니라, 미세 범프를 열과 압력으로 반복 접합하면서 수율과 처리량을 동시에 지키는 TCB 공정이다.

pillar

1.6T Ethernet은 포트 속도 표기가 아니라 200G/lane 전기 채널, FEC, 광모듈, 스위치 ASIC 전력의 동시 제약이다. 한국 팹리스와 패키징 생태계가 봐야 할 병목은 PHY 검증이다.

pillar

칩렛 패키지의 수율은 좋은 다이를 쌓는 문제가 아니라, 나쁜 다이를 언제 어디서 잡아내는지의 문제다. IEEE 1838은 3D 스택 테스트 접근성을 표준화한 DFT 인프라다.

pillar

SOCAMM2의 핵심은 HBM 대체가 아니라 CPU 옆 메모리 전력과 면적을 줄이는 것이다. 병목은 DRAM 셀보다 커넥터, 냉각, 검증, OEM 채택 속도에 있다.

pillar

PCIe 7.0은 x16에서 양방향 512 GB/s를 목표로 하지만, 실제 병목은 프로토콜보다 32 GHz Nyquist 채널, 리타이머 지연, 보드 손실, 검증 커버리지에 있다.

pillar

DDR5 CUDIMM은 용량 경쟁이 아니라 클럭 재생, 지터 예산, 메인보드 라우팅, BIOS 트레이닝의 문제다. 6400MT/s 이후 클라이언트 플랫폼에서 왜 DIMM 위 CKD가 중요해졌는지 본다.

pillar

UALink 200G는 1,024개 AI 가속기를 한 팟 안에서 묶겠다는 공개 스케일업 인터커넥트다. 병목은 단순 대역폭보다 스위치 지연, 토폴로지 검증, SerDes 전력, 시스템 소프트웨어 호환성에 있다.