제품과 현장 이미지
왜 지금인가: HBM4는 대역폭보다 접합 마진을 먼저 압박한다
HBM4 표준의 숫자는 단순하다. JEDEC이 공개한 JESD270-4 HBM4는 2048-bit 인터페이스, 최대 8 Gb/s 전송 속도, 스택당 최대 2 TB/s 대역폭을 제시한다. HBM3 세대의 1024-bit급 인터페이스에서 두 배 폭으로 가는 변화는 메모리 컨트롤러만의 문제가 아니다. 같은 패키지 풋프린트 안에서 더 많은 I/O를 빼고, 더 많은 전원과 접지를 넣고, 더 많은 TSV와 마이크로범프 접합을 불량 없이 통과시켜야 한다.
따라서 HBM4의 병목은 'DRAM을 더 잘 만든다'로 끝나지 않는다. 고성능 AI 가속기에서 HBM은 GPU 또는 ASIC 옆에 놓이는 부품이 아니라 패키지 수율을 결정하는 공동 운명체다. 하나의 HBM 스택 안에는 여러 DRAM 다이, 베이스 다이, TSV, 범프, 언더필 또는 몰딩 재료, 열 확산 경로가 묶인다. 스택이 높아질수록 개별 다이 수율이 좋아도 최종 패키지 수율은 곱셈으로 악화된다.
TCB, thermocompression bonding은 이 곱셈 리스크가 가장 잘 드러나는 공정이다. 칩을 정렬한 뒤 열과 압력으로 범프를 접합한다. 대량 리플로처럼 한 번에 녹이는 방식보다 미세 피치 제어에 유리하지만, 장비 처리량과 열 변형 관리가 어렵다. HBM4가 2025년 표준화되고 2026년 이후 주요 AI 플랫폼에 들어가는 구간에서는 TCB 장비, 접합 레시피, warpage 보정, 인라인 검사 능력이 메모리 업체의 실질 생산능력을 가른다.
무엇인가: TCB는 미세 범프를 열, 압력, 시간으로 맞추는 공정이다
TCB는 칩 대 칩 또는 칩 대 웨이퍼 접합에서 쓰이는 순차 접합 공정이다. HBM에서는 DRAM 다이를 하나씩 쌓으면서 TSV가 연결되는 수직 경로와 마이크로범프 접합부를 동시에 관리한다. 공정 변수는 크게 네 가지다. 첫째, x-y 정렬 오차다. 피치가 줄어들면 수 마이크로미터 수준의 오차도 bridge, open, 저항 증가로 이어진다. 둘째, z 방향 압력 균일도다. 스택 가장자리와 중앙의 압력이 달라지면 일부 범프는 과압착되고 일부 범프는 접촉이 부족해진다.
셋째, 열 프로파일이다. 접합 온도를 올리면 금속 확산과 젖음성은 좋아지지만 DRAM 다이, 베이스 다이, 인터포저, 임시 캐리어의 열팽창계수 차이가 warpage를 키운다. 넷째, 시간이다. 접합 dwell time을 늘리면 접합 품질은 안정될 수 있지만 장비 처리량은 떨어진다. AI 서버 수요가 HBM 공급을 당기는 구간에서는 이 시간이 곧 생산능력이다.
TCB가 중요한 이유는 하이브리드 본딩으로 바로 넘어가기 어렵기 때문이다. 하이브리드 본딩은 금속과 산화막을 직접 접합해 더 작은 pitch와 더 낮은 interconnect height를 기대할 수 있지만, 표면 평탄도, 입자 관리, 웨이퍼 또는 다이 표면 활성화, front-end 수준 청정도가 요구된다. HBM4 초기 생산에서는 기존 MR-MUF, TCB, 고도화된 플럭스리스 또는 저잔사 접합 조합이 더 현실적인 경로로 남을 가능성이 크다. 즉 TCB는 구세대 공정이 아니라 하이브리드 본딩 전환 전의 생산성 전장이다.
왜 어려운가: 수율은 더하기가 아니라 곱셈으로 무너진다
HBM 스택 수율은 개별 DRAM 다이 수율, TSV 수율, 접합 수율, 언더필 또는 몰딩 수율, 최종 테스트 수율의 곱으로 이해하는 편이 맞다. 예를 들어 다이 하나의 품질이 높아도 8-high, 12-high, 그 이상의 스택으로 가면 각 층의 작은 결함 확률이 누적된다. 여기에 베이스 다이와 패키지 인터포저 수율까지 붙으면 최종 AI 가속기 패키지의 손실 비용은 단품 DRAM보다 훨씬 크다.
TCB에서 가장 까다로운 부분은 '좋은 접합'과 '빠른 접합'이 같은 방향으로 움직이지 않는다는 점이다. 높은 온도, 충분한 압력, 긴 dwell time은 전기적 접합 저항과 계면 안정성에는 유리할 수 있다. 그러나 높은 열 부하는 warpage를 키우고, 높은 압력은 얇은 DRAM 다이에 mechanical stress를 넣고, 긴 시간은 장비당 output을 낮춘다. HBM 공급 부족 국면에서는 장비를 더 사는 것이 답처럼 보이지만, 장비 증설만으로 공정 창이 넓어지지는 않는다.
또 다른 병목은 검사다. 최종 테스트에서 open이나 short를 찾는 것은 늦다. 접합 후 바로 계면 불량을 볼 수 있는 검사, warpage feed-forward 보정, 다이 두께와 범프 높이 분포를 반영한 recipe control이 필요하다. TCB는 장비 공정처럼 보이지만 실제로는 설계, 웨이퍼 thinning, TSV reveal, bumping, assembly, test가 서로 물려 있는 시스템 문제다.
누가 유리한가: 메모리, 장비, 패키징 생태계가 같이 움직인다
SK hynix는 HBM4 개발 완료와 양산 준비를 2025년 9월 발표하면서 12단 HBM4, 2048 I/O, JEDEC 표준 8 Gb/s를 넘는 10 Gb/s급 동작, 40% 이상 전력 효율 개선을 공개했다. 이 발표의 의미는 단순히 빠른 DRAM이 아니다. 12단 스택을 AI 고객 요구에 맞춰 안정적으로 공급하려면 스택 접합, 열, 테스트 공정의 안정성이 동반되어야 한다.
Samsung 역시 HBM과 선단 패키징 경쟁에서 foundry, memory, advanced package를 모두 가진 구조가 강점이다. 다만 통합 구조가 자동 우위를 뜻하지는 않는다. HBM4에서는 베이스 다이를 고객 로직 공정과 맞추는 능력, 패키지 열 설계, 고객별 검증 cycle time이 중요해진다. 메모리 셀 성능이 같아도 customer qualification이 늦으면 시장 포지션은 약해질 수 있다.
장비 쪽에서는 Besi 같은 접합 장비 업체의 공시가 중요한 신호다. Besi는 2025년 7월 Q2-25 자료에서 HBM4 메모리와 advanced logic 로드맵 때문에 2025년 하반기 hybrid bonding system 주문 증가를 예상한다고 밝혔다. 2026년 2월 Q4-25 자료에서는 한 leading logic customer에 6개 integrated hybrid bonding production line, 30대 hybrid bonder가 설치됐고, 50 nm placement accuracy prototype system이 고객 qualification 가능 상태라고 밝혔다. HBM 생산이 TCB에 머무르더라도 이 신호는 분명하다. 패키징 접합 장비의 placement accuracy와 양산 line integration이 AI 반도체 공급망의 핵심 병목으로 올라왔다.
한국 렌즈: HBM 경쟁력은 메모리 공정과 OSAT 언어를 동시에 요구한다
한국의 HBM 경쟁은 전통적인 DRAM 미세화 경쟁과 다르다. DRAM array, TSV, thinning, bumping, TCB, MR-MUF 또는 몰딩, thermal interface, final test를 하나의 제품 공정으로 묶어야 한다. 삼성전자와 SK hynix의 강점은 대규모 메모리 양산과 고객 대응 경험이다. 약점은 모든 병목이 메모리 fab 안에서 해결되지 않는다는 점이다. 접합 장비, 소재, 검사 장비, 패키지 substrate, 고객 ASIC의 floorplan까지 외부 경계가 많다.
국내 장비와 소재 업체에는 두 가지 기회가 있다. 첫째, TCB 주변 공정이다. 플럭스 잔사 제어, 임시 접착, warpage 측정, 비파괴 검사, underfill flow 제어처럼 '본더'가 아니어도 수율을 움직이는 영역이 크다. 둘째, 데이터 기반 process control이다. HBM 접합은 개별 recipe 최적화보다 die map, bump height map, carrier warpage, tool drift를 엮는 피드백 루프가 중요해진다. 단순 장비 납품보다 공정 데이터 해석 능력이 프리미엄을 만든다.
인력 관점에서도 변화가 있다. HBM 패키징 엔지니어는 DRAM device physics만 알아서는 부족하고, organic substrate와 silicon interposer의 신호 무결성, 열 저항 네트워크, 계면 신뢰성, DFT와 final test까지 읽어야 한다. 반대로 패키징 출신 엔지니어도 메모리 refresh, ECC, bank/channel 구조, 고객 GPU의 bandwidth scaling을 알아야 한다. 한국 대학과 기업 교육에서 advanced packaging을 후공정 실습 정도로만 다루면 HBM4 이후 병목을 설명하기 어렵다.
6-12개월 관찰점: HBM4보다 TCB 생산성 신호를 봐야 한다
첫째, HBM4 고객 qualification 발표의 언어를 보아야 한다. '샘플'과 '양산 준비'는 다르며, customer qualification 통과, volume shipment, 특정 AI accelerator 탑재는 서로 다른 단계다. SK hynix의 2025년 발표처럼 10 Gb/s급 동작과 전력 효율을 제시하는 자료는 기술 리더십을 보여주지만, 실제 공급능력은 접합 수율과 고객 패키지 수율에서 확인된다.
둘째, 접합 장비 업체의 order mix다. Besi가 2025년 하반기 HBM4와 advanced logic에서 hybrid bonding 주문 증가를 예상한다고 밝힌 것은 장비 cycle의 선행 신호다. TCB 장비의 cycle time 개선, 고객 수 확대, memory application 언급도 함께 봐야 한다. 장비 업체의 수주가 모두 특정 메모리 업체의 HBM capacity로 직결되지는 않지만, 업계가 어느 접합 기술로 투자하는지는 보여준다.
셋째, 12-high 이후의 stack height 언급이다. Besi의 2025년 연차 자료는 HBM4/5 memory stack 성장과 관련해 TCB와 hybrid bonding 기회를 언급하고, 20 devices 이상에서는 hybrid bonding이 특히 적합하다는 취지의 설명을 담고 있다. 이 표현은 HBM4 초기에는 TCB가 계속 중요하지만, 더 높은 stack height에서는 direct bond 계열의 압력이 커질 수 있음을 시사한다.
넷째, 한국 업체의 패키징 투자 위치다. 청주, 용인, 천안, 아산 같은 국내 거점에서 HBM 후공정과 테스트 capacity가 어떻게 배치되는지, 미국 또는 대만 고객 패키징 생태계와 어떤 인터페이스를 갖는지가 중요하다. HBM은 메모리 출하가 아니라 AI accelerator package 출하로 수요가 확정되기 때문이다.
오해 정리: 하이브리드 본딩이 온다고 TCB가 사라지는 것은 아니다
첫 번째 오해는 '하이브리드 본딩이 차세대라서 TCB는 끝났다'는 주장이다. 기술 방향만 보면 더 작은 pitch와 낮은 parasitic을 위해 하이브리드 본딩이 매력적이다. 그러나 양산은 기술 순위표가 아니라 수율, 장비 availability, 재료 호환성, 고객 qualification의 함수다. HBM4 초기에는 검증된 TCB 기반 공정이 여전히 중요한 생산 경로로 남을 가능성이 높다.
두 번째 오해는 'HBM4 병목은 JEDEC 스펙을 맞추면 끝난다'는 주장이다. JEDEC은 인터페이스와 동작 기준을 맞추는 데 필요하지만, 고객 GPU나 ASIC 패키지에서 요구하는 열, 신뢰성, 테스트 커버리지, 공급 일정은 표준 문서 밖에서 결정된다. 같은 2048-bit HBM4라도 고객 패키지 구조에 따라 base die, interposer routing, thermal solution, final test 조건이 달라진다.
세 번째 오해는 '접합 장비 수만 늘리면 공급 부족이 풀린다'는 주장이다. 장비는 필요조건이지만 충분조건이 아니다. 얇은 DRAM 다이의 warpage, 범프 높이 분포, TSV 결함, underfill void, 검사 throughput이 함께 맞아야 한다. HBM4 공급능력은 wafer start보다 패키지 출하량으로 보는 편이 정확하다. 앞으로 6-12개월 동안은 HBM4 제품 발표보다 TCB cycle time, 접합 수율, 고객 qualification 통과, 패키징 capacity 투자 언어가 더 강한 신호가 될 것이다.
원문 링크
- JEDEC HBM4 press release via BusinessWire (2025-04-17 - HBM4 JESD270-4 interface width, transfer speed, bandwidth, channel count)
- SK hynix HBM4 development newsroom (2025-09-12 - SK hynix HBM4 development completion and mass production readiness claim)
- SK hynix SC25 AI memory newsroom (2025-11-18 - 12-layer HBM4, 2048 I/O channels, power efficiency improvement)
- Besi Q2 2025 results press release (2025-07-24 - HBM4 and advanced logic bonding equipment order outlook)
- Besi Q4 2025 results press release (2026-02-19 - six integrated hybrid bonding lines, 30 bonders, 50 nm placement accuracy prototype)
- Besi Annual Report 2025 (2026-03-01 - public description of TCB and hybrid bonding relevance for HBM4 and HBM5 stack growth)
이미지와 원본 자료 후보
- SK hynix HBM4 newsroom product image (company_press - Company newsroom image, reuse terms not fully specified - link only, do not embed)
- SK hynix SC25 booth HBM4 visual (company_press - Company newsroom image, reuse terms not fully specified - link only, do not embed)
- Besi bonding equipment visual (company_press - Company website image, reuse terms not fully specified - link only, do not embed)
