Daily Silicon: HBM·반도체 설계: 대덕전자 4970억원 기판 투자

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:

대덕전자는 반도체용 제품 생산 설비에 4,970억원을 추가 투입한다. 2025년 말 자기자본의 55.39%에 해당하며, 투자 종료 시점은 2027년 12월 31일이다.

SK그룹 최태원 회장은 내년 AI 칩 수요가 60-100% 늘지만 공급 증가는 제한적일 것으로 봤다. 가격 상승보다 wafer starts와 패키지 기판의 고객 qualification 속도가 공급을 결정한다.

파두는 2분기 매출 732억원, 영업이익 163억원을 기록했다. 메모리 3사가 CXL 컨트롤러 내재화에서 물러난 선택까지 겹치며, 오늘은 설계 IP와 생산 자산을 어디까지 직접 보유할지 묻는 날이다.

Chase's Take - 저는 대덕전자의 4,970억원을 단순 증설 숫자보다 고객 qualification에 선행하는 자본 배치로 본다. 패키지 기판은 장비 반입 뒤에도 도금 균일도, 미세 배선 수율, warpage와 신뢰성 검증을 통과해야 usable capacity가 된다.

Backend에서는 HBM과 AI ASIC의 die sign-off만 닫아도 끝나지 않고, substrate SI/PI와 package thermal corner가 시스템 주파수를 다시 제한한다. 메모리 3사가 CXL 컨트롤러를 팹리스에 맡긴 결정도 같은 맥락이다.

차별화가 약한 로직을 내재화하는 비용보다 DIMM 수요와 전문 IP 생태계를 지키는 편이 낫다는 판단이다. 파두의 3,400억원 신규 수주는 설계 회사도 고객 다변화와 firmware qualification을 통과하면 영업 레버리지가 커질 수 있음을 보여준다.

다음 분기에는 대덕전자의 실제 설비 발주와 차입 증가, CXL 컨트롤러 고객 승인, 파두 Gen6 SSD 컨트롤러의 양산 일정을 함께 확인하겠다.

1. 대덕전자, 4970억원 규모 반도체 생산설비 신규 투자

TL;DR - 대덕전자는 반도체용 제품 생산 설비와 부대시설에 4,970억원을 투자한다.

2025년 연결 자기자본 8,973억원의 55.39%다.

투자는 2027년 12월 31일까지 진행된다.

HBM과 AI ASIC용 고부가 기판 수요가 실제 매출로 바뀌려면 신규 라인의 수율과 고객 qualification이 뒤따라야 한다.

• 회사는 7월 20일 투자를 시작하고 보유 자금과 외부 차입으로 조달한다고 공시했다. 투자액이 자기자본의 절반을 넘어서므로 분기별 차입금과 현금흐름도 생산능력만큼 중요하다.
• 패키지 엔지니어에게 발표된 CAPEX는 usable capacity가 아니다. 장비 설치, 도금·미세 배선 수율, warpage, 신뢰성 시험과 고객 승인을 차례로 통과해야 출하 슬롯이 된다.
• 다음 확인값은 설비 발주 시점, 신규 라인 qualification 일정, 고부가 기판 매출 비중과 고객별 기판 납기다.

출처: 아시아경제 - 대덕전자, 4970억원 규모 반도체 생산설비 신규 투자

2. SK hynix U.S. chip plants: AI 수요와 비정상 메모리 가격

TL;DR - 최태원 SK그룹 회장은 내년 AI 칩 수요가 60-100 percent 늘어도 공급은 거의 증가하지 않을 수 있다고 전망했다.

SK하이닉스는 미국 내 반도체 공장 후보지를 검토 중이다.

확정 CAPEX가 아니라 전력, 무역 압력과 장기 공급 부족을 함께 계산하는 사전 단계다.

• 최 회장은 반도체 공장이 착공부터 양산까지 수년이 걸린다고 지적했다. 현재 가격이 비정상적으로 높아 공급 부족이 길어지면 PC와 스마트폰 가격까지 밀어 올릴 수 있다고 봤다.
• 시장에는 높은 메모리 ASP보다 추가 wafer starts의 시점이 더 중요하다. 부지, 전력, 장비 반입과 수율 ramp가 늦으면 수요 증가율 60-100 percent가 가격과 고객 allocation으로 전이된다.
• 공급 확대가 구체화되는 기준은 미국 부지 선정, 투자 규모, 생산 제품, 첫 장비 반입일과 고객 qualification 일정이다.

출처: Korea JoongAng Daily - SK hynix U.S. chip plants: AI 수요와 비정상 메모리 가격

3. 파두 2분기 영업익 163억원, 전 분기보다 111% 증가

TL;DR - 파두는 2분기 매출 732억원, 영업이익 163억원을 기록했다.

매출은 전 분기보다 23%, 영업이익은 111% 늘었다.

상반기 매출 1,327억원은 2024-2025년 합산 매출 1,395억원에 근접했다.

고객 다변화와 장기 공급 계약이 흑자 구조를 만들었다.

• 상반기 영업이익은 240억원이며 올해 공시된 신규 수주는 3,400억원을 넘었다. Gen5 기업용 SSD 컨트롤러의 고객 확대가 실적을 당겼다.
• 반도체 설계 회사에는 tape-out보다 firmware qualification과 서버 OEM 승인 뒤의 출하 ramp가 매출 변동성을 줄인다. 수주잔고가 실제 매출과 현금으로 전환되는 속도가 핵심이다.
• 다음 확인값은 Gen6 SSD 컨트롤러의 양산 시점, 신규 고객별 매출 비중, gross margin과 수주잔고 인식 기간이다.

출처: ZDNet Korea - 파두 2분기 영업익 163억원, 전 분기보다 111% 증가

4. 메모리 3사, CXL 자체 컨트롤러 개발 않기로

TL;DR - 삼성전자, SK하이닉스, 마이크론은 CXL 확장장치용 컨트롤러의 자체 상용화를 축소하거나 중단했다.

고객이 컨트롤러와 범용 DIMM을 분리해 재사용하려 하자, 고가 일체형 모듈이 기존 DRAM 수요를 잠식할 위험이 커졌다.

• 마이크론은 프라임마스 솔루션을 채택했고 SK하이닉스는 관련 인력을 PIM으로 재배치했다. 삼성전자는 자체 컨트롤러를 선행 연구로 남기고 외부 판매 제품에는 팹리스 칩을 쓰는 방향이다.
• 메모리 시스템 설계에서는 컨트롤러 IP, firmware와 RAS 검증이 모듈 업체 밖으로 분리된다. 공급사 변경이 늘면 PCIe 신호 무결성, 호스트 호환성과 장애 복구 시험의 조합도 늘어난다.
• 다음 단계는 팹리스별 고객 qualification, 범용 DIMM 재사용률, CXL 장치의 field RAS 데이터와 firmware 업데이트 주기다.

출처: ZDNet Korea - 메모리 3사, CXL 자체 컨트롤러 개발 않기로

5. Bristol Myers Squibb AI factory: NVIDIA Vera Rubin 8대

TL;DR - Bristol Myers Squibb는 DGX Vera Rubin NVL72 시스템 8대로 두 번째 DGX SuperPOD를 구축한다.

교체 대상 인프라보다 MW당 성능이 최대 10배 높다.

GPU 개수보다 시설 전력 안에서 낼 수 있는 유효 처리량을 구매한 사례다.

• 각 rack-scale 시스템은 Vera CPU와 Rubin GPU를 결합하며 기존 SuperPOD와 단일 데이터 환경으로 묶인다. 연구자는 예측, 모델 훈련과 agentic workflow를 같은 플랫폼에서 수행한다.
• AI 인프라 엔지니어에게 MW당 성능은 GPU benchmark보다 전력 인입, 냉각과 rack 수 제약을 직접 반영한다. 다만 end-to-end 처리량은 storage, network와 queue utilization에 다시 제한된다.
• 후속 확인값은 실제 cluster utilization, liquid-cooling 여유, 상위 network link 과할당률, 모델별 tokens 또는 samples per MW다.

출처: NVIDIA Blog - Bristol Myers Squibb AI factory: NVIDIA Vera Rubin 8대

6. Ex-TSMC manager indicted over trade secret leak to China: 문서 21건

TL;DR - 대만 검찰은 TSMC 전직 부관리자가 중국에서 활용할 목적으로 영업비밀 문서 21건을 무단 복사한 혐의로 기소했다.

검찰은 국가안전법과 영업비밀법 위반으로 징역 7년을 구형했다.

TSMC 내부 조사로 기술 이전 전 문서를 모두 회수했다.

• 피고인은 중국에 반도체 소재 분석 회사를 세우고 대만 인력을 영입하려 했다는 혐의를 받는다. 수사 당국은 5개 장소를 압수수색했다.
• 선단 공정 조직에는 문서 분류만으로 부족하다. 역할 기반 접근권한, 대량 복사 탐지, 퇴직 전후 계정 감사와 외부 저장매체 통제가 PDK와 공정 recipe 보호의 실무 기준이다.
• 다음 확인값은 재판 결과와 대만 국가핵심기술 범위, TSMC가 공개할 추가 DLP·접근통제 조치다.

출처: Focus Taiwan - Ex-TSMC manager indicted over trade secret leak to China: 문서 21건

7. 반도체 이익 집중: S&P 500 2분기 성장의 절반을 건 기대

TL;DR - Reuters는 새로 가치가 커진 수십 개 반도체 기업이 S&P 500의 2분기 이익 증가분 가운데 거의 절반을 맡을 것으로 집계했다.

반도체 지수는 올해 65% 올랐지만 7월에는 18% 내렸다.

같은 기간 S&P 500의 연초 이후 상승률은 9%다.

• TSMC는 2분기 순이익이 77% 늘었어도 미국 상장 주가가 발표 당일 하락했다. 높은 실적보다 다음 분기 주문, CAPEX와 공급 증가 속도를 시장이 더 엄격하게 보기 시작했다.
• 투자자에게 이익 집중은 상승 동력인 동시에 변동성의 원인이다. 한두 회사의 gross margin이나 가이던스가 장비, 메모리와 팹리스 전체 밸류에이션을 흔들 수 있다.
• 다음 확인 구간은 Cadence 7월 27일과 KLA 7월 28일 실적이다. backlog, 고객 CAPEX와 하반기 가이던스가 이익 기대의 폭을 검증한다.

출처: Reuters - 반도체 이익 집중: S&P 500 2분기 성장의 절반을 건 기대

8. 반도체 신입 공고 47% 증가: 설계 채용의 진짜 확인값

TL;DR - 잡코리아 집계에서 상반기 반도체 업종 신입 공고는 전년 동기보다 47% 늘었고, 전체 공고 중 신입 비중은 12.2%로 5년 내 최고였다.

신입과 경력을 합친 반도체 공고도 20% 늘어 전체 업종 평균 14%를 웃돌았다.

채용 회복이 대기업 밖으로 넓어지는지 확인할 데이터다.

• 삼성전자는 반도체 부문 82개 직무 채용에 나섰고, 엔비디아와 마이크론의 국내 공고는 상반기에 지난해 연간 건수를 넘어 약 50% 늘었다.
• 반도체 설계 구직자는 공고 수보다 직무 명세를 봐야 한다. RTL, STA, Physical Design 공고에서 실제 tool flow, tape-out 경험, PVT·sign-off 책임 범위가 늘어나는지가 수요의 질을 가른다.
• 다음 확인값은 신입 공고의 정규직 비중, 설계·공정·장비 직무별 분포, 채용 완료율과 SK하이닉스 검색량 180% 증가가 지원 전환으로 이어지는지다.

출처: 서울신문 - 반도체 신입 공고 47% 증가: 설계 채용의 진짜 확인값

9. ASML €20,000 retention bonus: 2027-2030 EUV 인력 유지

TL;DR - ASML은 2027-2030년 회사에 남는 적격 직원에게 2만유로 상당의 조건부 주식을 지급할 계획이다.

전 세계 직원 4만4,500명을 대상으로 한 retention 설계다.

EUV 장비 공급뿐 아니라 설치, field service와 공정 지원 인력이 생산능력의 일부가 됐다.

• ASML은 세부 조건을 확정 중이며 미국 직원은 약 8,500명이다. 회사의 노광장비 주문은 2027년까지 거의 매진된 상태다.
• 팹 운영팀에는 장비 대수만으로 ramp를 계산할 수 없다는 뜻이다. 설치 인력, field response time, 부품 교체와 공정 application support가 scanner availability를 좌우한다.
• 다음 확인값은 보너스의 vesting 조건, 지역별 이직률, EUV 설치 인력 증가율과 고객 현장의 mean time to repair다.

출처: Reuters - ASML €20,000 retention bonus: 2027-2030 EUV 인력 유지

10. Verifying Networks On Chip: chiplet coherency와 silent corruption

TL;DR - Chiplet과 다중 die가 늘면서 NoC 검증 범위가 평균 throughput에서 동시 traffic, protocol layer와 coherency 상호작용으로 확장되고 있다.

Serialization bug와 silent data corruption은 재현이 어려워 formal property와 보안 검증을 초기 architecture 단계부터 연결해야 한다.

• Axiomise는 coherency, serialization과 데이터 보안을 분리된 checklist로 다루면 root cause가 숨어든다고 지적했다. traffic과 protocol interaction을 같은 모델에서 검증해야 한다.
• SoC 검증 엔지니어에게 핵심 산출물은 단순 code coverage가 아니다. deadlock freedom, ordering, access isolation과 오류 전파 차단을 assertion과 formal proof로 남겨야 한다.
• 다음 확인값은 chiplet 경계별 property coverage, coherency state-space 축소 방법, silicon에서 관측 가능한 error telemetry와 재현 시간이다.

출처: Semiconductor Engineering - Verifying Networks On Chip: chiplet coherency와 silent corruption

11. NbAs nanowires show lower resistivity: 40 nanometers interconnect

TL;DR - Cornell, NYCU, IBM 등 연구진은 단결정 NbAs nanowire를 40 nanometers까지 열기계 nanomolding으로 만들었다.

선폭이 줄수록 저항이 커지는 구리와 달리 표면 전도가 상대적으로 강해지는 Weyl semimetal을 차세대 interconnect 후보로 제시했다.

• 핵심은 bulk carrier보다 surface state가 전도를 지배하도록 형상과 결정성을 유지한 것이다. 미세화할수록 grain-boundary와 surface scattering이 커지는 기존 금속의 약점을 겨냥한다.
• 배선 통합팀에는 재료 저항률만으로 충분하지 않다. line과 via contact resistance, barrier 필요성, electromigration, 열 예산과 arsenic 오염 관리가 BEOL 호환성을 결정한다.
• 다음 단계는 wafer-scale 증착·패터닝, via chain 수율, current-density stress와 구리 대비 RC delay를 공개하는 것이다.

출처: Semiconductor Engineering - NbAs nanowires show lower resistivity: 40 nanometers interconnect