VLSI Korea 팀 가이드: 반도체 회사의 각 팀이 실제로 무슨 일을 하는지, 현직자 시점으로 정리합니다. 취준생과 5년차 이내 주니어를 위한 시리즈.
핵심 답변: VLSI Korea 팀 가이드의 Architecture 편. 칩의 ISA·파이프라인·캐시·NoC 같은 큰 뼈대를 RTL 작성 전에 결정하고 perf 모델링으로 검증하는 가장 upstream 팀이다. 한국 내 본격 CPU arch 자리가 좁다는 현실, NPU 스타트업과 미국 이직이라는 두 갈래 옵션, 그리고 신입~시니어까지의 연봉·성장 곡선을 정직하게 정리한다.
1. 한 줄로 말하면
Architecture(또는 Microarchitecture) 팀은 칩이 어떻게 동작할지를 RTL 한 줄 쓰기 전에 결정하는 가장 upstream 팀이다. ISA, 파이프라인 깊이, 캐시 계층, NoC 토폴로지, 메모리 서브시스템 같은 큰 뼈대 결정을 perf 모델링과 workload 분석으로 검증해서 design팀에 spec으로 넘긴다. 한 번 잘못 결정하면 다음 세대까지 끌고 가야 하기 때문에 가장 비싸고 가장 신중한 팀이기도 하다.
2. 회사 안에서의 자리
CPU·GPU·NPU 설계 본부의 가장 upstream에 위치한다. 위로는 제품 기획팀(PM)과 시스템 SW 본부에서 PRD(Product Requirements)와 workload 요구사항을 받고, 아래로는 RTL design팀, DV(verification)팀, PD(physical design)팀에 spec을 넘긴다. 옆에서는 컴파일러팀, 디바이스 드라이버팀, OS팀과 끊임없이 sync한다. 새 instruction을 추가하려면 컴파일러가 그걸 emit할 수 있어야 하고, 새 캐시 계층을 만들려면 OS와 드라이버가 그걸 인지해야 하기 때문이다.
한국 회사(삼성 LSI, SK하이닉스 솔루션, Rebellions, FuriosaAI)에서는 본부장 또는 사업부장 직속의 비교적 작은 팀(보통 10~30명)으로 운영된다. 외국계(Apple, Qualcomm, Intel, AMD, Nvidia, Google TPU, AWS Annapurna)에서는 한 프로젝트당 50~150명 규모로, Lead Architect → Sub-architect(frontend / execution / memory) → Performance Engineer 계층이 명확하다. 같은 'arch팀'이라도 한국 IDM에서는 ARM·RISC-V IP integration 비중이 크고, 미국 fabless에서는 from-scratch microarch 비중이 크다는 차이가 있다.
3. 진짜 하루/일주일
아침 9시 출근하면 보통 어제 밤에 돌려놓은 perf simulation 결과부터 확인한다. SPEC CPU2017이든 사내 AI workload trace든 한 run에 6~24시간 걸리기 때문에 야간 batch가 일상이다. 결과가 noise인지 진짜 regression인지 1시간 정도 들여다보면 11시 stand-up 시간이다.
11시 회의는 unit owner들이 모이는 weekly arch sync. '이번 주에 branch predictor TAGE 항목을 4-way에서 8-way로 바꿔봤는데 SPEC int에서 IPC +0.7%, 면적 +18% 증가, 어떻게 할까요' 식의 PPA 협상이 매주 반복된다. PPA(Performance/Power/Area) trade-off 협상이 사실상 본업이라고 봐도 된다.
오후에는 본격 코딩 시간이다. 회사마다 다르지만 대부분 C++로 짜인 in-house cycle-accurate simulator를 만진다. 학교에서 gem5를 써봤다면 익숙한 객체 구조다. 새 feature를 모델에 추가하고, microbenchmark 50~200개를 돌려서 IPC·MPKI·L2 hit rate 변화를 csv로 뽑아 Jupyter에서 그래프를 그린다. 여기서 나온 차트가 다음 주 design review의 evidence가 된다.
화요일과 목요일은 cross-team sync가 박혀 있다. 화요일에는 RTL design팀과 spec 따라잡기 미팅. arch가 'Load-Store Queue 32-entry'라고 적었는데 RTL팀이 timing closure 때문에 28-entry로 줄여야 한다고 통보하면, 즉시 perf 영향 분석을 다시 돌려야 한다. 목요일은 컴파일러·SW팀과의 sync다. 새 instruction이 LLVM intrinsic으로 노출되는지, 컴파일러가 제대로 schedule하는지 확인한다.
마일스톤별 사이클은 보통 12~18개월. PRD freeze → arch spec v1.0 → microarch spec v1.0 → RTL handoff → DV cycle → tapeout 순으로 흐른다. arch팀은 RTL handoff 이후에 의외로 한 박자 여유가 생기고, 이때 다음 세대(N+1) 탐색을 시작한다. tapeout 직전에 야근하는 팀은 RTL·PD·DV 쪽이고, arch는 silicon이 들어온 뒤 first bring-up과 perf validation 단계에서 다시 바빠진다. lab에 가서 silicon IPC가 simulator 예측치와 1% 안팎으로 맞는지 확인하는 순간이 가장 짜릿하면서 가장 무서운 순간이다.
4. 핵심 기술 스택
- 언어/포맷: C++ (perf model의 80%는 여기 — gem5도, 모든 in-house simulator도 C++), Python (분석·plotting·자동화), SystemC (가끔 high-level model), 약간의 SystemVerilog (RTL팀 코드를 읽고 spec과 일치하는지 확인용)
- EDA 툴/시뮬레이터: gem5(공개), 회사별 in-house cycle-accurate simulator, McPAT(power 추정), CACTI(memory modeling), Synopsys ZeBu·Cadence Palladium 같은 emulator, perf·VTune·Linux trace 도구
- 방법론: trace-driven simulation, sampled simulation(SimPoint·LiveSim), workload characterization, PPA modeling, RTL-to-arch correlation
- 인접 도메인 지식: 컴파일러 백엔드(LLVM), OS scheduler, 캐시 coherence(MESI/MOESI), virtual memory, DRAM controller, NoC routing, AI workload(transformer·CNN) dataflow
perf model이 본업이라 C++ 숙련도가 1순위다. Python은 후처리·자동화·일부 prototype에 쓰지만 production model은 거의 C++. EDA 툴 자체는 design팀만큼 다양하게 쓰지 않지만, RTL과의 correlation을 위해 시뮬레이터·emulator 사용은 필수. 인접 도메인은 깊이 모르면 PPA 협상이 안 된다 — 컴파일러가 어떻게 schedule하는지 모르면 새 instruction 효용을 과대평가하기 쉽고, DRAM 동작 원리를 모르면 캐시 계층 결정이 비현실적이 된다.
5. 1년차 → 3년차 → 5년차 성장 곡선
1년차: 보통 기존 perf model 코드베이스에 익숙해지는 데 6개월이 걸린다. 처음 받는 일은 'L1 D-cache prefetcher 파라미터 sweep 돌려서 그래프 만들어 와' 같은 분석 task. 모델을 직접 수정하기보다 결과를 정리하고 회귀 분석한다. 큰 그림은 못 본다. PPA 협상 회의에 들어가도 '왜 18% 면적 증가가 큰지' 직관이 없어서 듣기만 한다.
3년차: 한 작은 unit을 owned하기 시작한다. 예를 들어 'L2 cache replacement policy' 또는 'branch predictor의 한 component' 같은 단위. 모델을 직접 짜고, design 리뷰에서 발표하고, 다음 세대에 어떤 enhancement를 넣을지 proposal을 쓴다. 이 시점에 컴파일러팀·SW팀과 직접 협상할 수 있어야 한다.
5년차: 새 프로젝트의 arch spec 한 챕터(예: memory subsystem 전체 또는 frontend 전체)를 책임진다. RTL팀에서 'timing이 안 잡혀요'라고 오면 microarch 변경안을 즉석에서 제시할 수 있어야 한다. 이 단계까지 못 오면 한국에서는 다른 본부로 전배되거나 SoC integration·IP integration 쪽으로 빠지는 게 일반적이다. 진짜 시니어(staff/principal) 자리는 한국 내에서 거의 없어서, 이 시점에 미국 이직을 진지하게 고민하는 사람이 많다.
6. 한국 시장에서의 평가 (이직 시장 가치)
한국 내 본격 CPU arch팀은 솔직히 매우 좁다. 2019년 삼성 SARC(Austin) 폐쇄 이후 삼성 LSI는 ARM Cortex IP integration 중심으로 전환했고, custom CPU core arch 일은 사실상 사라졌다. SK하이닉스는 메모리 회사라 CPU arch보다는 SSD 컨트롤러·CXL 컨트롤러 arch가 솔루션 본부에 있다.
NPU 쪽이 한국에서 '진짜 arch 일'을 할 수 있는 거의 유일한 통로다. Rebellions(ATOM, REBEL 시리즈), FuriosaAI(Warboy, RNGD), 모빌린트, 사피온 같은 회사들이 systolic array, on-chip memory hierarchy, dataflow 결정을 from-scratch로 한다. 팀 규모는 작지만(보통 10~20명) 일은 진짜 arch다.
자동차/모바일 SoC 쪽으로는 텔레칩스, Nextchip, LX세미콘, 매그나칩이 있고, MediaTek 코리아·Marvell 코리아·NXP 코리아·Synopsys 코리아 같은 외국계 한국 R&D 센터도 옵션이다. 다만 이런 곳들은 본사 arch팀의 보조 역할이 많아서 '내가 결정한다'는 비중이 본사보다 약하다.
글로벌 옵션은 사실상 정석 코스다. 박사나 5년차 이상 시니어는 미국 이직(Apple Cupertino, Qualcomm San Diego·Austin, Nvidia Santa Clara, AMD, Intel, Google, AWS Annapurna Labs, Meta) 또는 대만 MediaTek HQ를 진지하게 고려한다. ISCA/MICRO/HPCA 1저자 paper가 있으면 인터뷰 콜백률이 눈에 띄게 달라진다.
7. 연봉 가이드 (2026년 기준 한국)
한국 시장 정보가 의외로 흩어져 있다. 잡플래닛·블라인드·링크드인·지인 인터뷰 기반 추정치를 정리한다. 모두 base 기준이며, 대기업은 PI/PS 보너스 약 20~50%, 외국계와 스타트업은 RSU·스톡옵션 별도다.
- 신입 (학사): 약 ₩5,500만 ~ ₩6,500만 (대기업, 단 arch팀은 학사 신입 채용 자체가 드묾)
- 신입 (석사): 약 ₩6,500만 ~ ₩8,500만 (대기업·NPU 스타트업)
- 3-5년차: 약 ₩8,500만 ~ ₩1억 3,000만 (대기업), 팹리스/스타트업은 ₩1억 ~ ₩1억 5,000만 (스톡옵션 별도)
- 시니어 (8년+): 약 ₩1억 5,000만 ~ ₩2억 5,000만 (대기업·외국계 한국지사, 스톡옵션·RSU 별도)
미국 본사 offer 환산은 base $200k~$400k + RSU 포함 total comp $300k~$700k 수준(직급·회사·연차에 따라 폭이 크다). 같은 직급이라도 RSU·signing bonus·이주 패키지에 따라 total comp가 1.5~2배까지 갈린다. NPU 스타트업은 base는 대기업과 비슷하거나 약간 높지만 exit이 일어나야 진짜 큰 돈이 되는 구조라, risk profile이 IDM과 다르다는 점을 감안해야 한다.
8. 진입 장벽 / 이 팀에 가려면
전공은 컴퓨터공학·전자공학·전기공학·컴퓨터과학이 표준이다. 물리학 출신도 가끔 있지만 우회 경로가 길다. 학부 수준에서 컴퓨터 구조(Hennessy & Patterson 교재 기반), 운영체제, 컴파일러, 디지털 논리설계 4과목은 거의 필수다. advanced computer architecture, parallel computing, GPU architecture 같은 대학원 수준 강의를 학부 때 들어두면 진입이 훨씬 빨라진다.
학부 vs 석사 vs 박사: 한국 IDM은 석사 권장이고, NPU 스타트업과 글로벌 회사는 박사를 매우 선호한다. 박사 path는 보통 컴아키 랩(KAIST·SNU·POSTECH·UNIST의 컴퓨터구조·시스템·컴파일러 랩) 진학 후 ISCA/MICRO/HPCA/ASPLOS top-tier 학회에 1편 이상 publish하는 게 사실상 입장권이다. 박사 졸업 시 미국 인턴십(Intel, Nvidia, Google, Meta) 1회를 포함시키면 글로벌 옵션이 크게 넓어진다.
이력서 가중치를 가장 크게 받는 항목은 (1) ISCA/MICRO 1저자 논문, (2) gem5/BOOM/ChampSim 같은 오픈소스에 의미 있는 기여, (3) Intel/Nvidia/Apple/Google 인턴 경력 순이다. 학부생이라면 학부연구생으로 컴아키 랩에서 1년 이상 perf simulator 코드를 만져본 경험이 면접에서 큰 차이를 만든다. 코딩 테스트만 잘하면 design팀은 갈 수 있지만 arch팀은 어렵다 — 'cache miss가 IPC에 미치는 영향을 정량적으로 어떻게 분석할 것인가' 같은 질문에 답해야 하기 때문이다.
9. 추천 학습 경로
- 책: Hennessy & Patterson Computer Architecture: A Quantitative Approach (6판이 표준), Shen & Lipasti Modern Processor Design, Solihin Fundamentals of Parallel Multicore Architecture. 셋 다 현직자 책상 위에 실제로 있는 책이다.
- 강의/MOOC: Onur Mutlu의 CMU·ETH 컴퓨터 구조 유튜브 강의(완전 공개, 사실상 표준), MIT 6.823 (Arvind), Berkeley CS152, Coursera의 'Computer Architecture' (Princeton).
- 핵심 논문/표준 문서: ISCA·MICRO·HPCA·ASPLOS proceedings(매년 follow), ARM Cortex·Neoverse whitepaper, Intel·AMD optimization manual, Apple silicon 분석 글(AnandTech·Chips and Cheese), RISC-V 공식 spec.
- 오픈소스 프로젝트: gem5(필수), BOOM·Rocket Chip(RISC-V out-of-order/in-order core), ChampSim(캐시·branch predictor 연구 표준), McPAT(power 추정), OpenROAD·OpenLane(arch와 PD가 만나는 지점).
- 커뮤니티: Computer Architecture Discord, gem5 메일링 리스트, KAIST·SNU·POSTECH 컴아키 랩 세미나(외부 청강 가능한 곳 다수), ChampSim 워크샵, ISCA/MICRO 학회 student travel grant.
10. 한 줄 코멘트
Architecture는 칩 PPA의 가장 비싸고 upstream인 결정을 만드는 팀이라 시장 가치는 최상위지만, 한국 내 본격 CPU arch 자리가 거의 없어서 NPU 스타트업으로 가거나 미국 이직을 진지하게 준비하지 않으면 5년차 이후 커리어 천장에 빨리 닿는다.
다른 팀 가이드도 시리즈로 발행 중입니다. 전체 시리즈 보기 · 매일 글로벌 반도체 브리프는 vlsi.kr.
