Intel XBM을 한 문장으로 줄이면, HBM을 없애는 기술이 아니라 compute tile 가까이에 DRAM locality를 더 세밀하게 배치하려는 패키지 메모리 아이디어다. 여기서 중요한 단어는 bandwidth가 아니라 locality다.
주의할 점이 있다. 2026년 7월 6일 기준으로 “Cross-Batch Memory” 또는 “XBM”이라는 이름이 Intel 공식 제품 페이지에서 확인되는 것은 아니다. 그래서 이 글은 XBM을 확정 제품명이 아니라, Intel의 공개 특허와 advanced packaging 방향을 바탕으로 읽는 기술 신호로 다룬다.
공개 근거: Intel 특허가 말하는 것은 무엇인가
가장 직접적인 공개 근거는 Intel의 “Providing fine grain access to package memory” 특허 계열이다. 이 문서의 핵심은 패키지 안의 DRAM을 processor가 더 작은 단위로 접근하고, 각 processor가 가까운 memory portion을 활용할 수 있게 만드는 구조다.
전통적인 해석으로 보면 package memory는 “옆에 붙은 큰 외부 메모리”에 가깝다. XBM식 해석은 다르다. DRAM을 단순한 외부 bandwidth source로 보는 것이 아니라, compute tile의 memory hierarchy 안으로 더 깊게 넣는 방향이다.
이 차이는 작지 않다. HBM은 GPU나 accelerator 옆에 붙은 거대한 고속 메모리다. XBM식 아이디어는 그보다 더 안쪽으로 들어간다. compute cluster, cache, coherency, address translation, compiler scheduling과 맞물리는 memory locality 문제가 된다.
HBM 대체가 아니다: HBM 다음 레이어다
XBM을 “HBM killer”로 읽으면 틀릴 가능성이 높다. AI cluster에서 HBM은 여전히 대역폭과 capacity의 중심이다. JEDEC HBM4는 더 넓은 interface와 더 높은 대역폭을 향해 가고 있고, NVIDIA, AMD, Broadcom 같은 AI silicon ecosystem은 HBM 공급망에 계속 묶여 있다.
하지만 HBM만으로는 모든 문제가 풀리지 않는다. bandwidth가 늘어도 data movement가 길면 energy와 latency가 남는다. 특히 inference, sparse workload, graph-like workload, memory-bound kernel에서는 어디에 데이터를 둘 것인가가 성능을 좌우한다.
XBM이 던지는 질문은 이것이다. “AI accelerator가 필요한 모든 data를 HBM stack까지 왕복해야 하는가, 아니면 일부 working set을 compute tile 가까이에 둘 수 있는가?” 이 질문은 설계 방법론을 바꾼다.
Intel에게 왜 이 방향이 자연스러운가
Intel은 Foveros, EMIB, Foveros Direct 같은 advanced packaging 자산을 오래 밀어왔다. Intel Foundry의 공개 자료도 packaging을 단순 조립이 아니라 compute, memory, IO를 묶는 system integration 기술로 설명한다.
XBM식 패키지 메모리 아이디어는 이 방향과 잘 맞는다. logic die, SRAM/cache, DRAM die, interposer, bridge, base tile이 따로 노는 것이 아니라 하나의 memory hierarchy로 설계되는 그림이다. Intel이 GPU나 AI accelerator에서 NVIDIA와 같은 HBM-only 문법으로만 경쟁하기보다, packaging과 memory locality를 같이 쓰려는 전략으로 읽을 수 있다.
EDA 관점: 진짜 문제는 signoff다
XBM이 제품화된다면 EDA에서 가장 먼저 바뀌는 것은 floorplan이다. memory가 멀리 있는 외부 block이 아니라 compute tile 가까운 resource가 되면, macro placement, power grid, thermal zone, clocking, coherency fabric이 동시에 결정된다.
STA 관점에서는 package boundary가 더 이상 단순 IO timing 문제가 아니다. memory access path, inter-die link, cache/coherency path가 성능 경로로 올라올 수 있다. 특히 die-to-die interface가 짧아질수록 회로 지연보다 physical integration variation이 더 중요해진다.
Power integrity 관점에서는 DRAM access burst와 compute burst가 더 가까운 위치에서 겹친다. 이것은 PDN, IR drop, decap, package model을 early floorplan에서 같이 봐야 한다는 뜻이다.
Thermal 관점도 크다. HBM은 뜨겁지만 상대적으로 명확한 stack 위치가 있다. XBM식 local DRAM은 compute와 더 강하게 결합될 가능성이 있다. thermal hotspot이 memory reliability와 timing margin을 동시에 건드릴 수 있다.
DFT와 test는 더 어려워진다. DRAM die, logic die, bridge, package interconnect가 함께 yield를 결정한다. known-good die, repair, redundancy, package-level test coverage가 제품 원가를 좌우한다.
소프트웨어 모델: cache인가, memory인가, scratchpad인가
XBM의 가장 중요한 미정 질문은 소프트웨어 모델이다. 하드웨어가 가까운 DRAM을 제공해도, software stack이 그것을 어떻게 보느냐에 따라 가치가 달라진다.
- Cache처럼 보이면 programmer burden은 낮지만 predictability가 떨어질 수 있다.
- Scratchpad처럼 보이면 compiler와 runtime이 더 똑똑해야 한다.
- NUMA-like memory처럼 보이면 OS, driver, allocator, framework가 placement policy를 알아야 한다.
AI accelerator에서는 이 문제가 곧 compiler 문제다. kernel fusion, tiling, prefetch, activation checkpointing, KV cache placement가 모두 locality와 연결된다. 그래서 XBM은 메모리 기술이면서 동시에 software-defined memory hierarchy 문제다.
한국 렌즈: 삼성, SK hynix, 패키징 생태계가 봐야 할 것
한국 관점에서 XBM의 의미는 HBM 수요가 줄어든다는 말이 아니다. 오히려 반대다. HBM이 커질수록 그 옆 레이어의 memory hierarchy와 package co-design도 중요해진다.
SK hynix와 삼성전자는 HBM stack 자체의 경쟁력뿐 아니라 base die, custom logic, thermal, package compatibility까지 봐야 한다. XBM식 local DRAM 개념이 커지면 memory vendor와 logic vendor의 경계가 더 흐려진다.
삼성 Foundry 입장에서는 이 주제가 중요하다. advanced node만 파는 것이 아니라 memory, package, test, design enablement를 묶어야 하기 때문이다. XBM은 “공정 노드 경쟁”보다 “system integration 경쟁”을 더 강하게 만든다.
국내 팹리스와 디자인하우스에게도 시사점이 있다. 앞으로 AI chip 설계 역량은 RTL 작성 능력만으로 부족하다. package-aware architecture, memory-aware compiler, thermal-aware signoff를 이해하는 사람이 더 귀해진다.
체크포인트: 앞으로 무엇을 봐야 하나
- Intel이 XBM 또는 유사 개념을 실제 제품, roadmap, whitepaper에서 명명하는지
- Foveros Direct, EMIB, hybrid bonding이 memory hierarchy 설계와 어떻게 연결되는지
- HBM4/HBM4E와 local package DRAM이 보완 관계인지, 경쟁 관계인지
- compiler/runtime이 local DRAM을 cache, scratchpad, NUMA memory 중 무엇으로 노출하는지
- EDA vendor들이 package-aware STA, power, thermal, test flow를 어디까지 자동화하는지
결론
Intel XBM의 핵심은 “더 빠른 메모리”라는 단순 문장이 아니다. 더 정확한 문장은 “메모리 위치를 다시 설계하는 것”이다.
HBM은 여전히 AI 반도체의 중심이다. 하지만 HBM 다음 경쟁은 memory capacity나 bandwidth 숫자만으로 결정되지 않는다. compute tile 근처에 어떤 memory를 두고, 그것을 어떤 software model로 노출하며, package와 EDA signoff를 어떻게 닫는지가 중요해진다.
그래서 XBM은 Intel만의 이야기가 아니다. 삼성, SK hynix, TSMC, NVIDIA, AMD, Broadcom, Synopsys, Cadence, Siemens EDA가 모두 연결되는 질문이다. AI 반도체의 다음 병목은 die 하나가 아니라 memory hierarchy 전체다.
