VLSI Korea 팀 가이드: 반도체 회사의 각 팀이 실제로 무슨 일을 하는지, 현직자 시점으로 정리합니다. 취준생과 5년차 이내 주니어를 위한 시리즈.
핵심 답변: DV(Design Verification)팀은 RTL이 스펙대로 동작하는지 UVM 기반 시뮬레이션으로 증명하는 조직입니다. 칩이 잘못 나오면 설계자보다 먼저 추궁받는 자리. 한국 반도체 회사에서 DV가 실제로 어떻게 일하고, 어떤 연봉을 받고, 5년차에 어떤 선택지가 있는지 정직하게 정리했습니다.
1. 한 줄로 말하면
DV(Design Verification)팀은 설계팀이 작성한 RTL이 스펙대로 동작하는지 시뮬레이션으로 증명하는 조직입니다. 칩이 만들어지는 흐름에서 보면 아키텍처와 RTL 설계 직후, 그리고 합성/PnR 이전에 위치하며, 기능 버그를 실리콘 전에 다 잡아내야 하는 마지막 방어선입니다. 한 줄로 말하면 "이 RTL은 정말로 스펙대로 동작합니까?"에 책임지고 답하는 팀입니다.
2. 회사 안에서의 자리
대부분의 회사에서 DV팀은 SoC 설계본부 또는 IP 개발본부 산하에 있습니다. 삼성 시스템LSI나 SK하이닉스 같은 IDM에서는 보통 "검증팀" 또는 "Verification 그룹"이 RTL 설계팀과 같은 본부에 묶여 있고, 팹리스(텔레칩스, 리벨리온, 퓨리오사AI, 사피온)에서는 SoC팀 안에 DV가 sub-team으로 들어가 있는 경우가 많습니다. ARM 코리아, Synopsys 코리아, Cadence 코리아 같은 IP/EDA 벤더 한국 지사에는 별도 DV 그룹이 있고, 이쪽은 IP 단위로 검증을 책임집니다.
옆자리에서 같이 일하는 팀은 RTL 설계팀(가장 많이 부딪힘), 아키텍처팀(스펙 해석 충돌 시), DFT팀(검증 환경에 scan/MBIST 통합), 그리고 Emulation/FPGA 프로토타이핑팀입니다. 보고 라인은 보통 DV 리드 → 검증 그룹장 → 본부장. 한국 회사는 RTL 설계자가 갑이고 DV가 을이라는 정서가 여전히 일부 남아 있지만, 글로벌(Nvidia, Apple, Intel, TSMC)에서는 DV와 RTL이 동등하거나 오히려 DV가 더 많이 채용됩니다 — RTL 한 명에 DV 1.5~2명이 보편적인 비율입니다.
3. 진짜 하루/일주일
9시 출근, 메일과 regression 결과 확인부터 시작합니다. 밤사이 돌린 nightly regression이 몇 건이나 fail 났는지가 그날 기분을 결정합니다. fail 100건 중 70건이 testbench 버그(자기가 짠 것), 25건이 RTL 버그(설계팀에 넘겨야 함), 5건이 진짜 새로운 corner case인 게 보통입니다. 오전 10시 RTL팀과 daily sync에서 어제 발견된 버그 상태 공유하고, RTL 픽스가 들어왔으면 어떤 시나리오에 다시 hit되는지 컨펌합니다.
오전 일과는 주로 testbench 코딩입니다. UVM environment에 새로운 sequence 추가, scoreboard에 reference model 갱신, coverage hole 메우려고 constraint 조정. 여기서 SystemVerilog의 dark corner들과 매일 싸웁니다 — virtual interface가 왜 null이지, factory override가 왜 안 먹지, randomize() with constraint가 왜 unsolvable로 떨어지지 같은 문제들. Verdi에서 waveform을 띄워놓고 reference model 출력과 DUT 출력을 신호 단위로 비교하는 게 일과의 절반입니다.
오후엔 functional/code coverage 리뷰. 90% 넘기는 게 마일스톤인데, 마지막 5%가 항상 지옥입니다. 도달 불가능한 cross coverage point를 exclude할지, 새 test를 짤지 결정해야 합니다. 주 1~2회 verification plan 리뷰 미팅에서 lead가 "이 feature 검증 끝났다고 어떻게 증명할 거냐"고 물어보면 coverage 데이터로 답해야 합니다.
사이클 관점에서는 RTL freeze 직전(보통 tapeout 6~8주 전)이 첫 번째 야근 구간입니다. RTL이 매일 바뀌니 regression이 매일 깨지고, 새 RTL 받자마자 sanity → full regression 돌리는 주기가 24시간으로 압축됩니다. tapeout 직전 2주가 두 번째 지옥 — 이때 발견된 버그는 아키텍처/설계자/DV가 같이 모여서 "이게 진짜 버그인지, fix이 가능한지, workaround로 갈지"를 결정합니다. tapeout 후엔 1~2개월 비교적 한가하다가 다음 프로젝트 verification plan을 짜기 시작합니다.
4. 핵심 기술 스택
- 언어/포맷: SystemVerilog, UVM, Verilog, C/C++(reference model), Python(스크립트/coverage 분석), Tcl, Perl(legacy 환경), Makefile, Bash
- EDA 툴: Synopsys VCS, Verdi(파형/디버그), Cadence Xcelium, Mentor Questa, Synopsys Spyglass(lint), Cadence JasperGold(formal). emulation은 Synopsys ZeBu, Cadence Palladium
- 방법론: UVM 1.2/IEEE 1800.2, constrained random verification, functional/code coverage, assertion-based verification(SVA), formal property verification, low-power verification(UPF)
- 인접 도메인 지식: 검증 대상 IP의 프로토콜 표준(AMBA AXI/ACE/CHI, PCIe, DDR, USB, Ethernet), CPU ISA(RISC-V, ARM), 캐시 coherency, virtual memory
SystemVerilog/UVM은 진입 비용이 매우 큰 언어/방법론입니다. Verilog 알아도 UVM의 phase, factory, configuration, sequence, virtual sequencer 개념은 따로 익혀야 합니다. VCS+Verdi 조합은 한국 회사에서 압도적으로 많이 쓰고, Verdi 단축키가 손에 익었는지가 시니어리티의 한 척도로 통합니다. C/C++ reference model은 CPU/AI accelerator 검증에서 필수 — DUT 출력을 바이트 단위로 비교할 golden model이 있어야 하기 때문입니다. JasperGold 같은 formal 툴은 cache coherency, FIFO, arbiter 같은 control 로직에 강력하지만 학습 곡선이 가파르기 때문에 회사마다 도입 정도가 다릅니다.
5. 1년차 → 3년차 → 5년차 성장 곡선
1년차는 대부분 testbench의 작은 컴포넌트(driver, monitor, simple sequence)부터 시작합니다. 처음 3개월은 사내 UVM 가이드와 기존 testbench 코드를 읽으면서 "이게 왜 이렇게 짜였지"를 매일 묻는 시기. 시뮬레이션이 왜 X(unknown)로 떨어지는지, $cast가 왜 실패하는지 디버깅하는 데 며칠씩 걸립니다. 1년차는 verification plan을 짤 줄 모르고, coverage closure 책임도 없습니다.
3년차가 되면 IP 한 개의 verification owner가 됩니다. 예를 들어 "이 DMA controller는 내가 verification 책임진다" — verification plan 작성, testbench 아키텍처 결정, regression 운영, coverage 100% closure, 그리고 RTL 설계자와 1:1로 협상하는 일까지. 이때부터 진짜 owned deliverable이 생기고, RTL 설계자가 일정 미루겠다고 할 때 "안 됩니다, coverage가 80%인데 freeze하면 실리콘 버그입니다"라고 말할 권한이 생깁니다.
5년차에는 두 갈래 길이 있습니다. (1) Subsystem/SoC-level DV로 확장 — 여러 IP가 통합된 환경의 검증, end-to-end 시나리오, performance verification까지 보는 시니어 IC 설계자. (2) Verification methodology / infra 쪽으로 분기 — 회사 전체의 UVM 라이브러리, regression 인프라, coverage 데이터베이스를 책임지는 architect. 5년차에 IP 하나만 계속 검증하면 시장 가치가 정체되는 게 함정입니다. 솔직히 말하면 한국 IDM의 경우 5~7년차에 차장/책임 진급 트랙이 좁아지고, 이 시점에 외국계나 팹리스로 점프하는 사람이 많습니다.
6. 한국 시장에서의 평가 (이직 시장 가치)
DV는 한국 반도체 회사에서 만성적으로 부족한 직군입니다. 삼성 시스템LSI/파운드리, SK하이닉스 모두 DV를 RTL 대비 1.5~2배 채용하려 하지만 공급이 따라오지 않습니다. 팹리스 쪽은 텔레칩스(차량용 SoC), 리벨리온/퓨리오사AI(AI accelerator), 사피온, 망고부스트, 보스반도체 등이 모두 DV를 적극 채용 중이고, 특히 AI accelerator 회사들은 CPU/GPU 검증 경력자에 프리미엄을 줍니다.
외국계로 보면 ARM 코리아, Synopsys 코리아, Cadence 코리아가 IP 검증 포지션을 꾸준히 열고, MediaTek 코리아, Qualcomm 코리아도 SoC DV를 뽑습니다. 글로벌 옵션은 매우 현실적입니다 — Nvidia, AMD, Apple, Intel, Marvell이 한국에서 직접 채용하지는 않지만 미국/대만/이스라엘 오피스로 이직하는 5~8년차 한국 DV 엔지니어가 매년 늘고 있습니다. 대만 TSMC, 미디어텍은 한국인 DV를 적극 받는 편이고, 영어/중국어 부담이 있긴 하지만 비자 지원이 좋습니다.
강점 분야로 보면 한국은 메모리 컨트롤러, DDR PHY, 모바일 AP IP 검증에서 글로벌 경쟁력이 있고, 약점은 고성능 CPU/GPU coherent fabric 검증, 차량용 ISO 26262 검증 경험자 풀이 얇다는 점입니다. 후자 두 분야 경력은 이직 시장에서 매우 비싸게 팔립니다.
7. 연봉 가이드 (2026년 기준 한국)
아래는 잡플래닛/링크드인 공개 데이터, 채용 공고 기재 범위, 그리고 업계 인터뷰 기반의 추정치입니다. 기본급 기준이며, PS/PI/RSU 등 변동 보너스는 별도입니다. 회사/연차/협상 결과에 따라 편차가 큽니다.
- 신입 (학사): 약 ₩5,000만 ~ ₩6,500만 (대기업 PS 별도)
- 신입 (석사): 약 ₩5,800만 ~ ₩7,500만
- 3-5년차: 약 ₩7,500만 ~ ₩1억 1,000만 (팹리스 RSU 포함 시 1.3억까지)
- 시니어 (8년+): 약 ₩1억 1,000만 ~ ₩1억 8,000만 (스톡옵션/RSU 별도, 외국계는 +20~40%)
대기업(삼성/하이닉스)은 base는 보수적이지만 PS/PI 합치면 신입 기준 7,000만~9,000만 수준이 가능합니다. 팹리스(특히 AI accelerator 스타트업)는 base가 대기업보다 높은 경우가 많고 RSU/스톡옵션이 변수입니다 — 회사가 살아남으면 잭팟, 아니면 종이 됩니다. 외국계 한국지사(ARM/Synopsys/Cadence/MediaTek)는 base가 가장 안정적으로 높고 RSU도 상장사 기준이라 현금화가 쉽습니다. 미국 오퍼로 환산하면 5년차 DV가 토탈 USD 250k~350k 범위(약 ₩3.5억~₩5억)를 받습니다 — 대신 생활비 차감 후 실질 차이는 줄어듭니다.
8. 진입 장벽 / 이 팀에 가려면
전공은 전자공학/전기공학/컴퓨터공학이 표준이고, 일부 물리/정보통신 전공도 가능합니다. 학부 졸업으로도 충분히 가능하지만, 한국 대기업은 석사 비율이 점점 높아지는 추세이고 팹리스/외국계는 학부도 활발히 채용합니다. 박사는 DV에 과한 스펙이라는 게 정설이지만, formal verification, machine learning for verification, hardware security verification 같은 특화 주제 박사는 글로벌 시장에서 매우 선호됩니다.
도움 되는 수업은 디지털 논리 설계, 컴퓨터 구조, Verilog/HDL 설계, 운영체제(virtual memory 이해), 그리고 가능하면 SoC 설계 PBL(project-based learning) 수업입니다. 한국 학교(KAIST, 서울대, 포스텍, 한양대, 연세대 등)의 SoC/VLSI 연구실에서 RTL 설계 + 간단한 testbench 경험이 있으면 좋습니다. 미국 학교는 UVM을 정식으로 가르치는 곳이 거의 없기 때문에 학부 출신 차이는 크지 않고, 대학원 연구실 도구가 진짜 차이를 만듭니다.
인턴십은 매우 큰 가중치가 있습니다 — 삼성/하이닉스/ARM/Synopsys 인턴 한 학기는 신입 합격률을 체감상 두 배로 올립니다. 학회 발표(DAC, ICCAD, DATE)는 박사급 아니면 큰 의미가 없지만, 오픈소스 기여(아래 참조)는 학부생도 어필 가능한 거의 유일한 차별화 포인트입니다.
9. 추천 학습 경로
- 책: Chris Spear의 SystemVerilog for Verification(현직자 책상에 가장 많이 보이는 책), Janick Bergeron의 Writing Testbenches using SystemVerilog, Ray Salemi의 The UVM Primer(입문용)
- 강의/MOOC: Coursera의 Hardware Description Language for FPGA Design, Verification Academy(Mentor 운영, 무료, UVM 핵심 강의 다수), 유튜브 채널 ClueLogic / Sunburst Design 자료
- 핵심 논문/표준 문서: IEEE 1800-2017(SystemVerilog 표준), IEEE 1800.2-2020(UVM 표준), IEEE 1801 UPF(low-power), Accellera UVM Reference Manual, AMBA AXI/CHI 스펙(ARM 공개)
- 오픈소스 프로젝트: cocotb(Python 기반 verification, 입문 좋음), OpenROAD/OpenLane(설계+검증 흐름 이해), RISC-V 코어(Rocket, BOOM, CVA6)와 RISC-V DV 프레임워크인 riscv-dv, UVM example 코드(Accellera 공식 repo). 이력서에 "cocotb로 RISC-V 코어 검증 testbench 작성"이 있으면 면접 통과율이 확실히 올라갑니다.
- 커뮤니티: Verification Academy 포럼, Reddit r/FPGA / r/chipdesign, 국내는 VLSI Korea(www.vlsi.kr), 한국반도체산업협회 행사, KAIST/서울대 SoC 세미나
10. 한 줄 코멘트
DV는 deliverable이 명확하고 시장에서 만성 부족이라 신입 진입과 5년차 이직 모두 가장 안정적인 트랙 중 하나지만, 7~8년차에 "검증만 하는 시니어"의 천장이 한국 IDM에서 낮은 편이라 architect 또는 methodology 쪽으로 분기하거나 외국계/팹리스로 점프하는 게 현실적인 장기 경로입니다.
다른 팀 가이드도 시리즈로 발행 중입니다. 전체 시리즈 보기 · 매일 글로벌 반도체 브리프는 vlsi.kr.
