korean
반도체 설계 커리어 맵: RTL, 검증, PD, STA는 다른 직업이다
반도체 설계 입문자가 RTL, Verification, Physical Design, STA 중 어디를 골라야 하는지 실무 기준으로 정리.
pillar
korean
아마존의 AI 반도체 배포에 대한 시장 영향 분석
Source 글로벌 반도체 산업의 권위 있는 목소리 중 하나인 EE Times는 2026년 6월 19일, "Amazon’s Newest Gambit: Selling AI Chips"라는 제목의 기사를 통해 아마존의 새로운 전략을 조명했습니다. 이 기사는 단순히 아마존의 내부 AI 인프라 확장을 넘어, 자체 개발한 AI 칩을 외부 시장에 판매하려는 움직임을 심층 분석하며,
pillar
실리콘 포토닉스 완전 해부 — AI 데이터센터가 광자로 갈아타는 이유
전기 신호가 AI 클러스터의 대역폭 요구를 더 이상 감당하지 못하면서, 빛으로 데이터를 옮기는 실리콘 포토닉스가 변두리 기술에서 핵심 인프라로 올라서고 있다. CPO의 토대가 되는 이 기술의 실체를 파헤친다.
semiconductor
반도체의 버스란? 폰노이만, Crossbar, Ring, Mesh, NoC, UCIe
버스는 폰노이만이 1945년 EDVAC 보고서에서 정의한 컴퓨터의 데이터가 다니는 도로이다. 컴퓨터에는 CPU, Memory 등 다양한 블록들이 있는데, 이들이 서로 신호를 주고 받을 수 있도록, 연결해주는 것. 그것이 버스입니다. 도시를 어떻게 설계하느냐에 따라, 교통체증 / 인구 증가 / 부동산 가격을 결정한다. 버스도 도시계획과 비슷합니다. BUS 구조에서 가장 유명한 것은 "Von Neumann (폰
pillar
NVLink 완전 해부: AI 클러스터를 지배하는 NVIDIA 독점 GPU 상호연결의 구조와 한계
AI 학습 클러스터에서 GPU 간 통신 대역폭은 연산 성능만큼 중요해졌다. PCIe가 아닌 NVLink가 고성능 GPU 간 데이터 고속도로가 된 이유, NVSwitch가 만드는 all-to-all 토폴로지의 구조, scale-up 한계와 독점 비용, 그리고 이 생태계가 한국 반도체 산업에 남기는 함의를 기술적으로 해부한다.
EDA
Logical Equivalence Check는 언제 하는걸까?: Synthesis, DFT, P&R, ECO 네 번의 관문
TL;DR 당신은 완벽한 RTL Code를 작성했다. LEC 혹은 EQ는 이런 것을 검증하는 것인데, EDA Tool을 이용해서 설계 하는 단계가 엄청나게 많다. Stage 1: RTL vs Synthesized Netlist Design Compiler가 RTL을...
pillar
HBM3E 완전 해부: 12단 적층과 1.15TB/s가 AI 가속기 메모리 공급망을 재편하는 이유
HBM4 로드맵 발표가 이어지지만 2024-2026년 AI 데이터센터에 실제 설치된 메모리는 HBM3E다. 8단에서 12단으로, 819GB/s에서 1.15TB/s로 진화한 이 기술의 실체와, SK Hynix가 이 경쟁에서 구조적으로 앞서 있는 이유를 해부한다.
pillar
ReRAM 완전 해부: 산화물 필라멘트로 on/off를 바꾸는 저항 변화 메모리가 임베디드 NVM 시장을 뒤흔드는 이유
저항 변화 메모리(ReRAM)는 산화물 박막 내 나노 필라멘트의 형성·용해로 데이터를 저장한다. 플래시보다 빠르고 공정 친화적이며, 크로스바 어레이로 신경모방 컴퓨팅까지 넘본다. 자동차 전장과 엣지 AI로 임베디드 NVM 수요가 폭증하는 지금, ReRAM이 왜 다시 중심에 서는지 해부한다.
pillar
GaN-on-Si 전력 반도체 완전 해부: 데이터센터·EV 충전기가 실리콘을 넘어서는 이유
AI 서버 PSU와 EV 충전기의 효율 압박이 GaN-on-Si를 Si MOSFET 대안으로 부상시키고 있다. 2DEG 채널 이동도와 높은 임계 전계는 명백한 물성 우위지만, normally-off 구현과 current collapse라는 공정 난제가 양산 수율을 제약한다. 기술 원리부터 공급사별 전략, 한국 기업 포지셔닝까지 한 번에 짚는다.
pillar
SAQP(자기정렬 4중 패터닝) 완전 해부: 20nm 피치 구현의 현실과 한계
High-NA EUV가 도입되어도 Metal/Via 레이어에서는 SAQP가 여전히 핵심 패터닝 기술로 남습니다. 피치 18~28nm 구간을 책임지는 이 공정의 원리, 난제, 그리고 TSMC·삼성·인텔의 현주소를 공정·설계·EDA 엔지니어 모두를 위해 낱낱이 해부합니다.
pillar
Nanoimprint Lithography란? Canon·Kioxia가 EUV 비용 곡선 밖에서 찾은 패터닝의 다른 길
양산 출하를 시작한 Canon FPA-1200NZ2C와 Kioxia 3D NAND 적용 발표. EUV 비용 곡선 밖에서 single exposure 14nm half-pitch를 달성하는 nanoimprint lithography의 동작 원리부터 defect·throughput·template·overlay라는 네 가지 양산 장벽, 그리고 한국 메모리 업체에 미치는 의미까지 정리한다.
pillar
LPDDR6란? 14.4Gbps·24-bit sub-channel로 on-device AI 시대를 받치는 모바일 메모리의 다음 세대
on-device LLM 추론이 표준이 되면서 NPU 활용률을 좌우하는 것은 결국 메모리 대역폭이다. LPDDR6는 24-bit sub-channel과 핀당 14.4Gbps로 LPDDR5X의 한계를 다음 단계로 밀어내는 JEDEC 표준이다. Samsung·SK Hynix·Micron이 모두 양산을 준비 중이고, LPCAMM2를 통해 PC 시장까지 확대된다. 표준 구조, 양산 난이도, Korea 시각, 향후 12개월 milestone을 정리한다.