왜 지금 이게 중요한가
AI 가속기 클러스터가 수만 개의 GPU를 하나의 거대한 연산 단위로 묶으려 할수록, 칩과 칩 사이의 데이터 전송이 연산 자체보다 더 큰 전력과 비용을 잡아먹는 구조적 문제가 드러나고 있다. 구리 기반 전기 인터커넥트는 신호가 1미터 이상 이동할 때마다 손실이 급격히 커지고, 이를 보정하기 위한 리타이머와 등화기(equalizer)가 전력 소비와 레이턴시를 추가로 늘린다.
NVIDIA, 구글, 메타 등 하이퍼스케일러들이 GPU 수십만 개 규모의 클러스터를 설계하면서, 랙(rack)을 넘어 데이터센터 전체를 하나의 패브릭으로 묶는 인터커넥트 전력이 전체 시스템 전력의 상당 부분을 차지한다는 우려가 공개 발표 자료를 통해 반복적으로 제기돼 왔다. 이 지점에서 실리콘 포토닉스는 전기 신호를 빛으로 바꿔 장거리·고속 전송의 손실과 전력 부담을 동시에 줄이는 후보 기술로 다시 주목받고 있다.
기술의 실체 — 빛을 CMOS 공정에 가두는 법
실리콘 포토닉스는 표준 실리콘 웨이퍼 위에 빛을 가두고 조작하는 광학 소자를 집적하는 기술이다. 핵심 구성 요소는 세 가지다.
- 도파관(waveguide): 실리콘과 실리콘 산화물의 굴절률 차이를 이용해 빛을 마이크로미터 단위 채널에 가두고 칩 위에서 전송한다.
- 변조기(modulator): 전기 신호를 빛의 세기나 위상 변화로 바꾸는 소자로, 마흐-젠더 변조기(MZI)나 마이크로링 변조기(ring modulator)가 대표적이다. 링 변조기는 면적이 작고 전력 효율이 좋지만 온도 변화에 매우 민감해 공진 파장이 쉽게 흔들린다.
- 포토다이오드(photodetector): 게르마늄(Ge)을 실리콘 위에 에피택셜 성장시켜 1310nm·1550nm 통신 파장대의 빛을 전기 신호로 되돌린다.
여기에 실리콘 자체는 효율적인 레이저 광원이 되지 못한다는 근본적 한계가 있다. 그래서 인듐인(InP) 계열의 레이저 다이를 별도로 제작해 실리콘 포토닉스 칩에 본딩하는 이종 집적(heterogeneous integration)이 필수다. 공개된 업계 자료에 따르면, 800G·1.6T 광 트랜시버 시장에서 실리콘 포토닉스 기반 모듈의 비중이 늘고 있으며, 이 구조가 그대로 CPO(공동패키지광학)의 토대가 된다.
왜 어려운가 — 레이저 통합과 열, 그리고 수율
실리콘 포토닉스가 양산 단계로 가는 길목에는 세 가지 트레이드오프가 겹쳐 있다.
레이저 이종 집적: InP 레이저를 실리콘 포토닉스 칩에 정렬하고 본딩하는 공정은 서브마이크론 단위의 광학적 정렬 정밀도를 요구한다. 정렬이 조금만 틀어져도 결합 손실(coupling loss)이 급증해 신호 품질이 떨어지므로, 이는 일반적인 전기적 본딩보다 훨씬 엄격한 공정 관리가 필요하다.
열 민감성: 링 변조기와 레이저 모두 온도에 따라 공진 파장이나 발광 파장이 이동한다. AI 가속기 패키지 근처에 광학 소자를 배치하면 GPU 다이에서 나오는 열이 광 신호의 안정성을 흔들 수 있어, 별도의 온도 보정 회로나 열 차폐 설계가 추가로 필요하다.
수율과 테스트 비용: 전기 회로와 달리 광학 소자는 웨이퍼 단계에서 광학적 특성을 직접 검사해야 하므로, 표준 ATE(자동 테스트 장비) 인프라를 그대로 쓸 수 없다. 광학 테스트 전용 프로브와 정렬 장비가 필요해 테스트 비용과 시간이 늘어난다. 또한 EDA 툴체인 역시 전기-광학 혼합 설계(co-design)를 충분히 지원하지 못해, 설계 검증 자체가 순수 전자 회로보다 훨씬 수작업에 의존한다는 점이 업계에서 반복적으로 언급되는 한계다.
누가 잘하고 있나
실리콘 포토닉스 생태계는 파운드리·IDM·스타트업이 서로 다른 전략으로 경쟁하는 구조다.
TSMC는 COUPE(Compact Universal Photonic Engine)라는 이름으로 실리콘 포토닉스를 CoWoS 패키징과 결합하는 플랫폼을 공개 발표를 통해 제시해왔다. 기존 첨단 패키징 인프라와의 결합을 강점으로 내세우는 전략이다.
인텔은 실리콘 포토닉스 분야에서 가장 오래 연구해온 업체 중 하나로, 자체 100G·400G 광 트랜시버를 양산한 경험을 바탕으로 통합 레이저 기술(통합 레이저 다이 본딩 공정 포함)을 확보해왔다고 공개한 바 있다.
GlobalFoundries는 Fotonix라는 전용 실리콘 포토닉스 공정 노드를 운영하며 통신·데이터센터용 광 부품 위탁생산에 집중하는 파운드리 모델을 택했다.
여기에 Ayar Labs, Lightmatter 같은 스타트업은 GPU 옆에 직접 붙는 광 I/O 칩렛(optical I/O chiplet)을 표준 인터페이스(UCIe 등)로 연결하는 방식을 제안하며, 기존 파운드리들과 다른 진입 경로를 모색하고 있다. 이들의 차이는 결국 '레이저를 어디서 어떻게 통합하느냐'와 '패키징 인프라를 어디까지 가지고 있느냐'에서 갈린다.
Korea 시각
한국은 첨단 패키징과 메모리에서는 글로벌 선두권이지만, 실리콘 포토닉스 자체 공정 기술에서는 상대적으로 후발 주자에 가깝다는 평가가 업계 전반에서 나온다. 삼성과 SK하이닉스 모두 HBM과 첨단 패키징 역량을 보유하고 있어, CPO·광 인터커넥트가 메모리·패키징과 결합되는 시점에는 관련 수요가 자연스럽게 늘어날 잠재력이 있다.
다만 InP 레이저 다이, 광학 정렬 장비, 광학 전용 EDA 툴 등 상류(upstream) 공급망은 미국·유럽·일본 업체가 주도하고 있어, 한국이 실리콘 포토닉스 밸류체인에서 차지할 위치는 '소자 제조'보다는 '패키징·집적' 단계에 가까울 가능성이 크다. KAIST·ETRI 등 국내 연구기관이 실리콘 포토닉스 관련 연구를 지속해왔지만, 이를 양산형 파운드리 공정으로 끌어올린 사례는 아직 제한적이라는 점도 구조적 약점으로 꼽힌다. 결국 한국의 기회는 광 I/O 칩렛을 HBM·로직 다이와 함께 패키징하는 단계에서, 기존 첨단 패키징 강점을 얼마나 확장할 수 있느냐에 달려 있다.
Watch Points — 향후 6~12개월
- TSMC COUPE 플랫폼의 양산 적용 사례 및 고객사(특히 AI 가속기 업체) 공개 여부
- NVIDIA·AMD·구글 등 주요 AI 가속기 업체의 차세대 인터커넥트 로드맵에서 실리콘 포토닉스/CPO 채택 비중 발표
- Ayar Labs, Lightmatter 등 광 칩렛 스타트업의 양산 파트너십 또는 대형 투자 유치 소식
- UCIe 컨소시엄의 광 인터페이스 표준화 작업 진행 상황
- 국내 패키징·소재 업체의 실리콘 포토닉스 관련 장비·소재 공급 계약 공개 여부
