pillar
CPU 코어 수는 빠르게 늘지만 DDR5 채널당 대역폭은 그보다 느리게 성장한다. MRDIMM은 RCD와 데이터 버퍼(DB)에 mux 회로를 더해 두 rank를 host 입장에서 하나의 더 빠른 sub-channel로 묶는 JEDEC 표준이다. Intel Granite Rapids가 첫 적극 채택 플랫폼이고, 한국 메모리 3사 모두 양산 라인업에 올리고 있다. 이 글은 MRDIMM의 동작 원리, DB IC의 mux 회로 난점, latency·열·가격의 trade-off, 그리고 한국 메모리 산업이 mix 측면에서 얻는 것이 무엇인지
pillar
HBM의 정중앙을 수직으로 관통하는 수천 개의 구리 기둥, TSV는 12단·16단 적층이 표준이 된 지금 HBM이라는 부품이 존재할 수 있는 물리적 조건입니다. hybrid bonding이 TSV를 대체한다는 표현이 자주 등장하지만, 두 기술은 같은 stack 위에서 공존합니다. 이 글은 TSV의 공정 원리, KOZ·yield 트레이드오프, 그리고 한국 메모리 산업의 구조적 우위를 분석합니다.
pillar
High-NA EUV 시대의 첫 병목은 장비가 아니라 photoresist다. Stochastic defect를 풀기 위해 도입되는 Metal Oxide Resist(MOR) — Inpria의 organotin cluster를 중심으로 한 차세대 EUV 레지스트의 동작 원리, RLS triangle, 양산 트레이드오프, 그리고 한국 소부장의 진입 가능성을 정리한다.
pillar
Row Hammer는 2014년 학계에 처음 공개된 후 10년 넘게 DRAM 미세화의 그림자를 따라다녀 왔다. DDR5 세대에서 JEDEC이 PRAC을 spec으로 끌어들이면서 다시 메인스트림 이슈로 부상했고, AI 서버처럼 메모리 utilization이 극단으로 올라가는 환경에서 셀 한 row에 가해지는 activation 스트레스를 어떻게 row 단위로 카운트하고 막을 것인가가 1c/1d 노드 양산 안전성을 좌우한다.
pillar
AI 서버 한 노드의 IO 병목을 다시 두 배로 풀어주는 카드가 PCIe 6.0이다. 처음으로 NRZ에서 PAM-4로 modulation을 바꾸고, 가변 TLP 대신 256B FLIT을 도입하며, FEC까지 얹는다. CXL 3.0이 그대로 위에 올라가기 때문에 메모리 풀링의 실용화는 PCIe 6.0의 보급 속도와 정확히 묶여있다. 한국 SSD·메모리 회사가 어디서 영향을 받고, retimer 같은 신호 인프라는 왜 비어있는지 본다.
pillar
200층 시대를 넘어 300·400층으로 향하는 3D NAND, 그 핵심에는 채널홀 식각의 종횡비 한계를 deck 분할로 우회하는 string stacking 기술이 있다. Samsung·SK hynix·Kioxia·YMTC가 어떤 구조로 layer 경쟁을 이어가고 있는지, 그리고 한국 진영의 강점과 약점을 정리한다.
pillar
22nm 이하에서 TSMC가 eFlash 로드맵을 사실상 정리한 이후, 임베디드 비휘발성 메모리의 자리는 eMRAM이 빠르게 채워가고 있다. 자동차 MCU와 IoT SoC가 온칩 코드 저장을 요구하면서 MTJ·STT 스위칭 기술의 산업적 의미가 다시 부각되는 시점이다. TSMC·Samsung·GF·Everspin의 양산 현황과 SOT-MRAM, 자동차 Grade-0 인증 흐름까지 정리한다.
pillar
CMP는 1980년대부터 모든 반도체 공정의 뒤에서 wafer를 평탄화해온 backbone 공정이다. 그런데 하이브리드 본딩이 본딩면 sub-nm 평탄도를 요구하고, 3D NAND가 400층을 향해 가고, GAA·BSPDN이 새로운 CMP step을 만들어내면서 CMP는 다시 가장 어려운 step으로 떠올랐다. 슬러리·패드·장비·공정 노하우가 결합된 시스템 문제로서 CMP를 분석합니다.
korean
AI는 이미 전세계 모든 교과서를 다 집어삼켰다. Claude는 모든 전공의 교과서를 다 메모리에 넣은 만물박사에 가깝다. 오픈소스 코드도 다 봤다. AI가 신입보다 잘하는 영역이 점점 늘고 있다. 그런데 시장은 왜 SaaS (SAP, Adobe) 주가는 후려치고...
korean
Intel Foundry 부활 시나리오와 SK hynix의 EMIB 테스트 보도가 겹치며, 그동안 TSMC CoWoS-S에 사실상 의존해 온 AI 가속기·HBM 패키징 생태계가 두 번째 옵션을 진지하게 검토하기 시작했다. EMIB는 풀 실리콘 인터포저 대신 작은 실리콘 브리지를 substrate 내부에 매립하는 방식으로, 비용·면적·확장성에서 다른 trade-off 곡선을 그린다.
korean
크롬북은 끝났다. 구글북이 온다. 2026년 5월 12일, 구글은 The Android Show에서 Googlebook 을 공개했다. 크롬북(Chromebook)의 후속이 아니라, 완전히 새로운 카테고리다. 15년간 이어진 ChromeOS 시대를 접고, Android +...
korean
GAA 나노시트의 work-function metal, 3D NAND 300단 word line, HBM TSV 배리어, EUV 패터닝 spacer — advanced node의 모든 critical 박막은 ALD/ALE를 거친다. 0.5-1.5Å/cycle의 self-limiting 적층과 1Å 미만의 atomic-layer 식각이 왜 backbone이 되었는지, throughput·선택성·전구체 화학의 trade-off, 그리고 메모리 고객이 국내에 있는 한국 공급망의 강·약점을 정리했다.
