korean
LEF(Library Exchange Format)는 standard cell과 macro의 추상 정보, 그리고 공정의 metal layer 정보를 담는 파일입니다. P&R tool이 cell의 내부 layout을 몰라도 배치와 routing을 수행할 수 있도록, 필요한 정보만 추상화하여 제공합니다. LEF와 TECHLEF, Rule deck 파일을 보면, 실제 기하학적 미세 공정 수준을 파악 할 수 있습니다. 그냥
korean
DEF(Design Exchange Format)는 설계의 물리적 구현 결과를 담는 파일입니다. Cell의 좌표, net의 routing 경로, power grid, blockage 등 P&R의 전 과정을 기록합니다. P&R tool의 주요 입출력 format입니다. DEF는 PowerPlan DEF, SCAN DEF, Floorplan DEF 등 다양한 P&R 과정마다의 DEF들이 있습니다. DEF 파일의
korean
GDSII는 반도체 layout의 최종 출력 format으로, 모든 polygon을 layer별로 담고 있습니다. Foundry에 전달하는 tape-out 파일이며, mask 제작의 입력입니다. OASIS는 GDSII의 후속 format으로, 파일 크기를 크게 줄인 것이 특징입니다. GDSII의 구조 GDSII는 바이너리 format이므로 텍스트로 직접 읽을 수 없습니다!! 구조를 개념적으로 표현하면 다음과 같습니다: # GDSII 구조 (개념적 표현) HEADER: version 600
korean
Technology file(.tf), TLU+(.tluplus), QRC tech file(.qrctech)은 공정의 물리적 특성을 기술하는 파일들입니다. Metal layer의 두께, 저항, 유전율 등을 포함하며, P&R tool의 RC estimation과 extraction tool의 정확한 RC 계산에 사용됩니다. Technology File(.tf) 예제 # example.tf (Synopsys format) Technology { name = "example_7nm" dielectric = 3.
korean
UPF(Unified Power Format)와 CPF(Common Power Format)는 multi-voltage 설계의 power intent를 기술하는 파일입니다. Power domain, supply network, level shifter/isolation cell 삽입 규칙 등을 정의합니다. UPF는 IEEE 1801 표준이며, CPF는 Cadence의 format입니다. (주로 UPF가 쓰입니다.) 정확한 정의는 IEEE1801 가이드를 검색해서 보시면 됩니다. UPF 파일 예제 # top_design.
korean
SVRF(Standard Verification Rule Format)는 Calibre에서 DRC, LVS, ERC rule을 기술하는 파일입니다. Foundry가 Fabless에게 제공하며, layout이 제조 규칙을 만족하는지 검증하는 데 사용됩니다. DRC Rule Deck 예제 // example_drc.svrf // Calibre DRC Rule Deck LAYOUT PRIMARY top_design LAYOUT PATH "top_design.gds" LAYOUT SYSTEM GDSII DRC RESULTS
korean
VCD, SAIF, FSDB는 simulation에서 신호의 switching 정보를 기록하는 파일입니다. Power analysis에서 switching activity를 제공하고, waveform debugging에도 사용됩니다. 주로 Power analysis에 많이 사용됩니다. Switching 정보가 있어야 Dynamic Power를 정확히 예측 할 수 있으니까요. 최근에는 Synthesis, P&R Tool에도 Power Aware Design을 위해 이 파일들이 쓰이기도 합니다. VCD(.vcd) 파일 예제
korean
Floorplan file(.fp)과 IO constraint file(.io)은 chip의 물리적 구조를 정의하는 파일입니다. Die 크기, macro 배치, IO pad 위치를 기술하며, P&R의 시작점이 됩니다. OpenROAD Floorplan 정의 방법 (OpenROAD) OpenROAD에서 floorplan은 주로 initialize_floorplan 명령어로 정의. TCL 기반. 1. 기본 명령어 구조 initialize_floorplan \ -die_area {llx
korean
TCL(Tool Command Language)은 EDA tool의 스크립팅 언어입니다. Synopsys, Cadence, Siemens의 주요 tool이 모두 TCL 기반 인터페이스를 제공하며, 설계 flow를 자동화하는 데 사용됩니다. .tcl 파일 자체가 설계 데이터는 아니지만, RTL-to-GDS flow를 구동하는 핵심 파일입니다. 자세한 문법은 아래를 참고하세요: https://www.yes24.com/product/goods/172510976 Synthesis Script 예제 # syn_
korean
NDM(New Data Model)은 Synopsys Fusion Compiler와 IC Compiler에서 사용하는 통합 라이브러리 format입니다. 기존에 별도였던 .lib(timing), .lef(physical), .gds(layout) 정보를 하나의 데이터베이스에 통합합니다. NDM의 구조 예시 (개념) # NDM 구조 (개념적) example_lib.ndm/ ├── technology/ # tech info (.tf 내용) │ ├── layer_info │ └── via_rules ├── cells/ # cell별 정보 │ ├── NAND2_X1/
korean
WGL(Waveform Generation Language)과 STIL(Standard Test Interface Language)은 DFT에서 사용하는 test pattern 파일입니다. ATE(Automatic Test Equipment)가 chip을 테스트할 때 이 파일의 패턴을 인가합니다. WGL(Waveform Generation Language)란? ATE 회사들이가 지원하는 데이터 기술 언어(Data Description Language)다. WGL 파일은 디지털 파형 데이터를 ASCII 형식으로
chinese
TL;DR * Shannon 扩展是将布尔函数分解为单个 MUX 的公式。 * 协因式是 "将一个变量固定为 0/1 的新函数"，因此 该变量在协因式中消失。 * 布尔差分是一个灵敏度函数，用于计算 "当输入 x 翻转时，输出是否发生变化？ * ∃（存在）量化是 "只需存在一个解决方案 "的公式，它是 SAT 的核心。 * 为什么优化很难：SAT 是关于找到一个解，优化是关于比较所有候选解。 1.问题：当 Karnaugh 映射断裂时 1.1 40 个变量，Karnaugh 图结束 * 2^40 比例→"