pillar

Engineering

웨이퍼 검사 샘플링: 불량을 놓칠 확률과 차단 지연을 따로 계산하자

유한 lot, 공간 군집, 검출 sensitivity와 feedback 지연을 분리해 웨이퍼 검사 샘플 수와 위치, 노출량을 계산합니다.

Engineering

Clock Gating Verification: Enable Timing, CTS, Scan and Wake-Up

An inserted clock gate needs more than a valid enable. Reproducible experiments distinguish pulse integrity, state correctness, physical timing and wake reachability.

Engineering

Clock gating 검증: enable 파형부터 CTS·scan·wake까지

합성 로그의 clock gate 수와 실제 절전은 다르다. 재현 실험과 공개 셀·controller 문서로 안전하게 멈추고 다시 켜는 조건을 검증한다.

Engineering

Routing Congestion and Timing: Choosing a Physical Fix or Resynthesis

A red heatmap cannot justify resynthesis alone. Public sources, exact screenshots and assumed-input RC calculations separate the causes of routed timing loss.

Engineering

Routing 뒤 timing이 나빠졌다면: RC 계산으로 고를 physical fix와 재합성

빨간 heatmap만으로 재합성을 결정하지 않는다. 공개 문서, source screenshot과 가정 기반 RC 계산으로 routed timing 손실의 원인을 분리한다.

Engineering

LEO Memory Reliability: Budgeting ECC, Scrubbing and Checkpoint Recovery

A source-backed engineering reference connecting scrub deadlines, protection maps and checkpoint validity through explicit, reproducible assumptions.

Engineering

LEO 메모리 신뢰성: ECC·scrubbing·checkpoint를 함께 설계하는 법

ECC만으로 끝나지 않는 LEO 메모리 복구 설계. 가정 기반 계산과 원출처 도판으로 scrub deadline, 보호 map, checkpoint validity를 연결한다.

Engineering

What a Logic Synthesis Compile Actually Changes: 5 Circuit States Traced with Yosys and ABC

A reproducible pass-by-pass trace of five logic-synthesis states, with exact Yosys/ABC artifacts, mapping boundaries, equivalence scope and a Physical Design handoff contract.

Engineering

Logic Synthesis compile은 실제로 무엇을 바꾸나: Yosys/ABC로 추적한 5개의 회로 상태

Logic Synthesis compile을 다섯 개의 관찰 가능한 회로 상태로 분해하고, 실제 Yosys/ABC 로그와 Nangate45 mapping 결과로 첫 번째 깨진 contract를 찾는 방법을 정리합니다.

Engineering

Asahi Linux M3 지원: 설치는 열렸다, GPU와 잠자기는 아직이다

M3 맥 설치 지원과 실제 업무 준비는 다르다. GPU·DCP·영상 디코더, 공유 버퍼, 16K 페이지를 나누어 읽고 도입 전에 무엇을 검증해야 하는지 설명한다.

Engineering

Asahi Linux on M3: installation is open, GPU and sleep are not ready

M3 installation support is not complete workflow support. Separate GPU, DCP, video decoding, shared buffers and 16K pages before deciding what to deploy.

Engineering

Microsoft Project Zenith, 설치는 줄여도 메모리 계산은 남는다

Microsoft Project Zenith의 개발 환경과 로컬 AI 조건을 구분한다. 30B 모델의 가중치 계산, 메모리 대역폭, WSL 경계와 팀이 구매 전에 검증할 항목을 도식과 표로 설명한다.