CMP란? 슬러리와 패드로 원자급 평탄도를 만드는 반도체 backbone 공정

왜 지금 CMP가 다시 어려워졌나

CMP는 1980년대 IBM이 다층 금속 배선을 평탄화하기 위해 도입한 이래 거의 모든 반도체 공정의 backbone으로 자리잡았다. 익숙하다 못해 잊혀진 공정처럼 보이지만, 최근 몇 년 사이 CMP는 다시 advanced node에서 가장 까다로운 step 중 하나로 돌아왔다.

이유는 크게 세 가지다.

• 하이브리드 본딩의 부상. SoIC, X-Cube, Foveros Direct 같은 wafer-to-wafer / die-to-wafer 본딩은 본딩면의 표면 거칠기가 sub-nm 수준이어야 정상 동작한다. Cu pad와 SiO2 dielectric을 같은 평면에 정렬하면서 pad recession을 nm 단위로 통제하지 못하면 본딩 void가 생기고, die 전체가 손실된다. CMP recipe 한 줄이 본딩 yield를 좌우한다.
• 3D NAND 적층. 256층, 곧 400층 이상을 노리는 3D NAND는 일정 layer마다 평탄화 step이 들어간다. 적층 수가 늘수록 누적 응력과 wafer warpage가 누적되고, CMP는 이를 매 step reset해야 한다.
• 새로운 노드, 새로운 step. GAA nanosheet의 channel release, BSPDN의 wafer thinning과 후면 평탄화, EUV 시대의 hard mask trim 등 신규 노드는 새로운 CMP step을 계속 만들어낸다. Advanced logic에서 CMP step 수가 30개 내외, 메모리는 그 이상이라는 보도가 일반적이다.

CMP는 더 이상 "그냥 평탄화"가 아니라 yield와 디바이스 동작을 직접 좌우하는 critical step이 됐다.

동작 원리 — 화학과 기계의 결합

CMP는 화학과 기계가 결합된 공정이다. 회전하는 polyurethane 패드 위에 슬러리를 흘리며, wafer를 carrier로 잡아 패드에 누른 채 함께 회전시킨다. 패드의 미세 구조와 슬러리의 화학이 동시에 wafer 표면을 깎는다.

핵심 변수는 Preston의 방정식으로 표현된다.

• 제거율 = K × P × V — P는 wafer에 가해지는 압력, V는 패드·wafer 상대 속도, K는 화학·재료 의존 계수다. 단순한 식이지만 K 안에 슬러리 chemistry와 패드 특성이 다 들어 있다.

슬러리는 단순한 연마제가 아니다. 일반적으로 다음을 모두 담는다.

• Abrasive 입자: silica(SiO2), ceria(CeO2), alumina(Al2O3). 입경은 보통 수십 nm 수준
• Oxidizer: H2O2, persulfate 등. Cu, W 같은 금속을 산화시켜 부드러운 oxide layer를 만들고, abrasive가 그것을 제거
• Complexing agent · corrosion inhibitor · surfactant: 선택비와 dishing을 제어
• pH buffer: 화학 반응 속도와 zeta potential 조절

패드는 polyurethane 베이스에 micro-porous 구조를 가지며, 사용 중 표면이 glaze화되면 diamond conditioner로 다시 거칠게 만들어 슬러리 운반성을 회복시킨다. 패드 교환 주기는 공정마다 다르지만 보통 수백~수천 wafer 단위로 알려져 있다.

End-point detection은 motor current(마찰계수 변화), 광학(반사율·간섭), eddy current(metal 두께) 같은 신호를 조합한다. ILD CMP는 광학, Cu CMP는 motor current + eddy current 조합이 흔하다.

왜 어려운가 — Pattern density부터 hybrid bonding 평탄도까지

CMP의 어려움은 "고르게 깎는다"는 행위 자체의 본질적 어려움에서 온다.

Pattern density dependence. Wafer 위 패턴 밀도는 균일하지 않다. 금속 라인이 빽빽한 영역과 비어 있는 영역의 제거율이 다르면 dishing(소프트한 금속 라인이 움푹 패임)과 erosion(주변 dielectric까지 함께 깎임)이 동시에 발생한다. 이를 완화하려면 dummy fill 추가, 슬러리 chemistry tuning, multi-step polish, conditioning recipe 조정이 모두 동원된다. EDA 단계에서 layout designer가 dummy fill density rule을 따져야 하는 이유가 여기 있다.

Defects. CMP는 본질적으로 입자를 wafer 표면에 비비는 공정이라 scratch, slurry residue, embedded particle 같은 결함이 피할 수 없게 따라붙는다. Post-CMP clean(brush + 화학)이 거의 항상 후속으로 붙는 이유다. Hybrid bonding처럼 critical한 공정에서는 cm² 당 결함 한 개가 die 전체를 죽인다.

Over-polish margin. 너무 일찍 끝내면 잔재가 남고, 너무 늦으면 underlying layer를 깎는다. Advanced node에서 두께가 수십 nm 수준이라 over-polish window가 점점 좁아진다. End-point의 정확도와 wafer 내 균일성이 동시에 잡혀야 한다.

Hybrid bonding 평탄도. 본딩면 Ra가 sub-nm 수준이어야 하고, Cu pad는 wafer 내 dishing이 매우 일관되어야 한다. 일반적으로 Cu pad를 약간 recession 시켜 두고 annealing으로 Cu가 팽창하면서 contact을 형성하는 schema가 쓰이는데, 이때 dishing의 절댓값보다 wafer 내 균일성과 die 간 균일성이 더 critical하다.

Process integration. CMP 결과는 후속 공정 전체에 전달된다. 표면 topography·결함·오염이 photo의 DOF, etch profile, deposition step coverage를 모두 흔든다. 한 step의 CMP recipe 변경이 두세 layer 위 yield까지 영향을 미치는 일은 fab에서 드물지 않다.

누가 잘하고 있나 — 장비·슬러리·패드의 분업 구조

CMP 산업은 장비, 소모재(슬러리·패드), 공정 노하우의 세 축으로 나뉘는데 각 축에서 dominant player가 다르다.

장비. Applied Materials의 Reflexion·Mirra 시리즈가 가장 많은 fab에서 쓰이는 표준 플랫폼으로 알려져 있고, 일본 Ebara의 Frex 시리즈가 한국·일본·대만에서 강한 점유율을 가진다. Lam Research도 인수와 자체 개발을 통해 진입했지만 후발 주자다. 국내에서는 KCTech가 메모리 fab을 중심으로 일정 점유율을 확보해왔고, 일부 step에서 외산을 대체하고 있다는 보도가 이어진다.

슬러리. 미국의 CMC Materials·Cabot Microelectronics(현 Entegris 산하로 통합), 일본의 Fujimi, Versum/Air Liquide 계열 등이 글로벌 공급망의 중심으로 분류된다. 국내에서는 솔브레인, 동진쎄미켐, KCTech 등이 일부 슬러리·패드 영역에 진입했고, 특히 oxide·tungsten 같은 일부 step에서는 자급률이 의미 있게 올라온 것으로 보도된다.

패드. DuPont의 IC1010·Politex 시리즈가 오랜 workhorse로 자리잡았고, JSR·Cabot·Fujibo 등이 경쟁 구도를 이룬다.

회사 간 차이는 어디서 나는가. CMP는 결국 "장비 + 소모재 + recipe + 모니터링"의 시스템 최적화 문제다. 가장 잘 운영하는 fab은 자체 process integration 팀이 슬러리 vendor와 chemistry를 공동 개발한다. Applied Materials가 슬러리 vendor들과 일찍부터 partnership을 다진 것이 ecosystem 우위의 한 축이고, Ebara는 특히 metal CMP에서 일본·한국 메모리 fab과의 긴 협업 history가 무기다.

Korea 시각 — 운영 노하우는 강점, 장비·chemistry는 의존

한국 메모리 두 회사는 글로벌에서 가장 큰 CMP 소비자 중 하나다. DRAM, 3D NAND 모두 CMP step이 많고, HBM의 TSV 공정과 backside thinning + CMP는 한국 메모리 capa의 핵심을 이룬다.

구조적 강점.

• SK하이닉스·삼성전자의 CMP 운영 노하우는 글로벌 상위권이라는 평가가 일반적이다. 특히 3D NAND 적층 CMP와 HBM TSV·thinning 공정은 두 회사의 process integration 역량이 강한 영역으로 분류된다.
• 일부 슬러리·패드 자급률은 의미 있게 올라와 있고, 소부장 정책의 핵심 타깃 중 하나로 지속 투자가 이어지고 있다.

구조적 약점.

• CMP 장비는 여전히 Applied Materials·Ebara 의존도가 높다. KCTech가 일부 step을 대체했지만 critical layer는 외산이 대부분이라는 보도가 이어진다.
• 슬러리 chemistry의 핵심 IP는 일본·미국에 집중되어 있다. Cobalt, ruthenium, polymer 등 새로운 재료 CMP는 거의 외산 chemistry로 시작한다.
• Hybrid bonding이 본격화되면 sub-nm 평탄도를 안정적으로 만들어내는 advanced CMP solution이 필요한데, 글로벌 선두는 미국·일본·대만 ecosystem이 잡고 있어 한국이 따라가야 할 공백이 있다.

기회 영역. Hybrid bonding wafer prep CMP, 3D NAND 적층 CMP, BSPDN 후면 CMP는 한국 메모리 양산 규모와 직결되는 공정이다. 국내 ecosystem이 capture할 수 있는 가치가 가장 큰 영역이고, 정부 소부장 로드맵에서도 우선순위가 높은 축으로 잡혀 있다.

Watch points — 6-12개월

향후 6-12개월 사이 CMP 관련해서 지켜볼 만한 milestone을 정리한다.

• Hybrid bonding CMP recipe의 양산 안정화. SoIC, X-Cube, Foveros Direct가 모두 본딩면 CMP를 양산 가능한 형태로 잡아가는 중이다. Cu pad recession 균일도가 wafer 내·die 간에서 어느 수준으로 잡히는지가 관전 포인트다.
• HBM4 → HBM4E TSV CMP의 진화. HBM4부터 base die가 logic화되면서 TSV CMP와 backside thinning + CMP가 더 빡빡해진다. SK하이닉스·삼성의 운영 양상은 메모리 yield 변수가 된다.
• 400층 이상 3D NAND 적층 CMP. 적층이 늘수록 wafer warpage 누적과 평탄화 budget이 좁아진다. 슬러리 chemistry 혁신이 동반되어야 하고, 패드 교환 주기나 throughput에도 영향을 준다.
• 국내 슬러리·패드의 critical step 침투. 솔브레인·동진쎄미켐 등이 cobalt·Cu·oxide critical CMP에 어디까지 들어가는지가 소부장 자급률 지표가 된다.
• AI 기반 endpoint·APC 강화. CMP는 sensor data가 풍부해 ML 기반 advanced process control이 잘 맞는 영역이다. Applied Materials 등이 이 영역을 강화하는 보도가 이어지고 있다.

개념 정리 — 자주 받는 질문

Q. CMP와 etch는 어떻게 다른가.

Etch는 화학적으로 특정 재료를 선택적으로 제거하는 공정이지만 wafer 전체를 같은 평면으로 만드는 것은 아니다. CMP는 wafer 전체를 (이상적으로) 동일 평면으로 깎는다. CMP가 제공하는 것은 "선택비"가 아니라 "평탄도"다. 둘은 보완 관계지 대체 관계가 아니다.

Q. CMP는 어디서 어디까지 쓰이나.

Shallow Trench Isolation(STI), Inter-Layer Dielectric(ILD), Cu·W damascene 배선, 3D NAND 적층 평탄화, GAA nanosheet release, BSPDN 후면 thinning, hybrid bonding 표면 prep까지 광범위하다. Advanced logic node에서 30step 내외, 메모리에서는 그보다 많을 수 있다는 것이 일반적인 보도다.

Q. 왜 ceria 슬러리가 oxide·STI 공정에 쓰이나.

CeO2는 SiO2와 화학적으로 강하게 결합해 mechanical abrasion보다 chemical 제거 비중이 크다. 그래서 pattern dependence가 상대적으로 낮아 STI 같은 oxide 평탄화에 적합하다는 것이 통설이다. 반대로 Cu CMP에는 silica·alumina 기반 슬러리가 더 흔하다.

Q. 패드를 왜 conditioning 하나.

패드 표면이 사용 중 glaze화되면 슬러리를 잡아두는 능력이 떨어진다. Diamond conditioner로 표면을 다시 거칠게 만들어 slurry transport와 contact area를 회복시키는 것이 conditioning이다. 너무 자주 하면 패드 수명이 짧아지고, 너무 안 하면 제거율이 떨어진다.