왜 지금 eMRAM이 다시 거론되나
2026년 들어 임베디드 비휘발성 메모리(NVM) 시장에서 가장 자주 등장하는 단어 중 하나가 eMRAM이다. 28nm 이하 노드에서 eFlash가 더 이상 경제적으로도 기술적으로도 잘 작동하지 않는다는 점이 거의 컨센서스가 됐고, 자동차 MCU와 IoT SoC가 비휘발성 코드·데이터 영역을 어디에 둘지 결정해야 하는 시점이 왔다.
eFlash는 본질적으로 고전압 디바이스다. 프로그램·소거에 8-10V급 전압이 필요하고, 이를 지원하는 추가 마스크와 두꺼운 게이트 산화막이 들어간다. 28nm 이하에서는 이 고전압 트랜지스터의 면적 패널티가 급격히 커지고, 추가 마스크 수가 두 자릿수에 이르는 것으로 보도되어 왔다. TSMC가 22nm 이하에서 eFlash 로드맵을 사실상 정리하고 eMRAM·RRAM 두 갈래로 임베디드 NVM 전략을 재편한 배경이 여기에 있다.
한편 자동차 OEM들은 16nm급 MCU에서 코드 저장을 외부 NOR Flash에 두지 않고 온칩으로 가져오길 원한다. ASIL-D 수준 신뢰성, 105°C(Grade-1) 또는 150°C(Grade-0) JEDEC 동작 온도, OTA 업데이트를 위한 충분한 쓰기 내구성이 동시에 요구된다. eMRAM은 이 세 조건을 동시에 만족시킬 수 있는 사실상 유일한 임베디드 후보로 평가받는다.
기술의 실체 — MTJ와 STT 스위칭
MRAM의 핵심은 MTJ(Magnetic Tunnel Junction)다. 자유층(free layer), 절연막(tunnel barrier, 보통 MgO), 고정층(pinned layer)이 샌드위치된 약 10nm 두께의 박막 구조다. 자유층 자화 방향이 고정층과 평행이면 저항이 낮고(P 상태, 논리 0), 반평행이면 높다(AP 상태, 논리 1). 이 저항 비를 TMR(Tunnel Magnetoresistance) ratio라 부르며, 상용 eMRAM 셀은 보통 150-200% 수준을 목표로 한다.
쓰기는 STT(Spin-Transfer Torque) 방식이 주류다. MTJ에 일정 임계전류 이상을 흘리면 전자 스핀 편극이 자유층 자화를 회전시켜 상태를 바꾼다. 임계전류 밀도는 통상 MA/cm² 단위이고, 셀이 작아질수록 절대 전류는 줄어든다. 그러나 자유층이 너무 작아지면 열적 안정성 지수(Δ = KuV/kT)가 떨어져 retention이 무너진다. MRAM 셀 설계의 본질은 결국 retention, 스위칭 전류, 읽기 디스터브 마진의 삼각관계다.
BEOL 통합 측면에서 MTJ는 보통 메탈 레이어 중간 단계(예: M4-M5 사이)에 삽입된다. CMOS FEOL 가공이 끝난 뒤 다층 PVD 증착, ion beam etch, 그리고 인캡슐레이션 공정이 추가된다. 이 추가 공정이 약 4-8장의 마스크를 소비하는 것으로 알려져 있으며, 이것이 eMRAM이 eFlash 대비 어느 노드부터 단가상 유리해지는지의 손익분기점을 결정한다.
속도 측면에서 STT-MRAM의 쓰기 latency는 통상 10-50ns 수준으로 보고된다. 이는 NOR/NAND Flash 대비 압도적으로 빠르고, DRAM과는 한 자릿수 이내 차이까지 좁혀진 영역이다. 단, 임베디드 응용에서는 이 속도가 access 트랜지스터와 driver 사이징에 의해 제약되는 경우가 많다.
왜 어려운가 — Trade-off의 본질
가장 자주 거론되는 문제는 쓰기 전류와 retention의 trade-off다. 자동차용 Grade-1(105°C, retention 10년) 혹은 Grade-0(150°C)을 만족하려면 열적 안정성 지수 Δ가 80-90 이상은 요구된다. 자유층의 부피와 자기이방성을 키우는 방향으로 가야 하는데, 그러면 STT 임계전류도 같이 커진다. 셀당 수십~100μA 수준의 쓰기 전류가 어레이 전체로 모이면 access 트랜지스터 사이징과 write driver 면적 부담이 빠르게 증가한다.
두 번째는 BEOL 열 예산이다. MTJ 위에 추가 메탈 레이어가 더 올라가야 하므로, MTJ는 약 400°C 전후의 후속 어닐링과 증착 열사이클을 견뎌야 한다. MgO 결정성, 자유층 자기특성, 핀드층의 교환바이어스 모두가 이 온도에서 열화될 수 있다. 공급사들이 캡핑층·시드층 재료와 두께를 지속적으로 튜닝하는 이유다. 이 열 예산이 advanced 노드 통합에서 가장 까다로운 변수 중 하나로 꼽힌다.
세 번째는 density다. STT-MRAM 단일 셀은 1T1MTJ 구조이고 통상 40-50 F² 수준의 면적이 일반적이라고 보고된다. 3D NAND 같은 고밀도 NVM과는 비교 자체가 의미 없는 영역이고, eFlash 대비로도 압도적이지는 않다. eMRAM이 수십 Mb~수백 Mb급 임베디드 응용에 머무는 구조적 이유다.
마지막으로 read disturb와 검증 복잡도다. 읽기 전류가 쓰기 임계전류에 너무 가까우면 읽기 자체가 비트를 뒤집을 수 있다. 마진 확보를 위해 reference cell 설계, ECC 코드, 그리고 production test 시간이 모두 늘어난다. 자동차 0 ppm 품질을 요구받는 영역에서는 이 테스트 비용이 무시할 수 없는 수준이라는 점이 양산팀에서 꾸준히 지적된다.
누가 잘하고 있나 — 양산 라인업 정리
TSMC는 22ULL 노드에서 eMRAM을 2020년경 양산 시작했고, 이후 16FFC eMRAM IP도 공개했다. NXP·Renesas·인피니언 등 자동차 MCU 고객을 명시적으로 타깃한 IP다. 22nm eMRAM에서 32-64Mb급 임베디드 용량 사례가 다수 보고됐고, 이 IP가 사실상 자동차·IoT MCU의 사실상 reference로 굳어가는 흐름이다.
Samsung Foundry는 28FDS(FD-SOI)에서 eMRAM을 일찍 상용화했고, 14LPP 노드 eMRAM도 발표한 바 있다. 메모리사업부와는 별개로 파운드리 IP 카탈로그로 제공된다. 추가로 1Gb급 STT-MRAM discrete 칩을 학회·전시회에서 시연한 바 있으나 대량 양산 라인업으로는 보이지 않는다.
GlobalFoundries는 22FDX(FD-SOI)에서 Everspin과의 협업 기반으로 eMRAM을 제공한다. Everspin 자체는 GF 28nm 라인에서 1Gb급 discrete STT-MRAM을 양산해온 가장 오랜 MRAM 전문 업체로, 산업용·통신·SCM 응용을 꾸준히 공략 중이다.
Intel은 22FFL에서 eMRAM 옵션을 제공한 사례가 알려져 있으나, 자사 advanced 노드(Intel 4 이하)에서의 eMRAM 로드맵은 외부에 명확히 공개되지 않았다. IBM과 imec은 SOT-MRAM 데모를 학회에서 꾸준히 발표하면서 다음 세대 자력 메모리의 가능성을 가시화하고 있다.
Korea 시각 — 파운드리 IP 경쟁력의 문제
한국 시각에서 eMRAM은 미묘한 위치에 있다. Samsung Foundry는 글로벌 eMRAM 양산 capability를 가진 소수 파운드리 중 하나이고, 자동차·IoT MCU 고객 유치에서 명확한 차별화 카드로 쓸 수 있다. 다만 5nm/4nm 이하에서의 eMRAM 로드맵은 아직 외부 발표가 제한적이고, TSMC와의 노드별 IP 격차가 어떻게 정리될지가 관건이다. 자동차 MCU가 7nm 이하로 본격 이동하는 시점에 eMRAM IP가 같은 노드에서 준비되어 있느냐가 수주 경쟁의 직접 변수가 된다.
SK hynix는 MRAM에 상대적으로 보수적이다. HBM·LPDDR·NAND 중심의 메인스트림 메모리 포트폴리오에 자원을 집중하고 있어, MRAM은 R&D 트랙에 머무는 것으로 보인다. discrete MRAM 시장 자체가 아직 수십억 달러대를 넘기지 못한 상황이라 우선순위 결정이 어렵다는 판단은 합리적이다.
국내 8인치·12인치 mature 노드 파운드리는 BCD·DDI 중심이라 eMRAM 직접 도입 동인이 낮다. 다만 후속 IoT·웨어러블 MCU 수요가 형성되면 IP 라이선스 모델로 진입할 여지는 남아 있다. 결국 한국에게 eMRAM은 메모리 자체보다 파운드리 IP 카탈로그 경쟁력의 문제로 수렴한다.
Watch points — 6-12개월 체크리스트
다음 6-12개월간 주목할 포인트를 정리하면 다음과 같다.
- TSMC N5/N3 eMRAM IP 공식 발표 여부. 자동차 MCU가 16/12nm 다음으로 5nm 이하로 점프하면 eMRAM이 자연스럽게 따라가야 한다. IP가 늦으면 자동차 ECU 통합 SoC의 노드 이동이 지연된다.
- Samsung Foundry 5nm/4nm eMRAM 로드맵. SAFE IP 카탈로그 업데이트와 Foundry Forum 발표가 신호가 된다.
- SOT-MRAM 상용화 진입 시그널. IBM·imec·CEA-Leti 등이 학회에서 데모해온 SOT 구조가 어느 IDM·파운드리에서 첫 상용 IP로 풀릴지가 다음 세대 분기점이다.
- Everspin 1Gb 이상 discrete 제품 발표. discrete MRAM 시장이 SCM(storage class memory) 영역으로 확장될지를 가늠하는 지표다.
- 자동차 Grade-0(150°C) 인증 사례. 양산 라인에서 Grade-0 인증을 받은 eMRAM IP가 늘어나면 ADAS·zonal E/E 아키텍처 통합 SoC 채택이 가속된다.
FAQ — 자주 받는 질문 정리
eMRAM이 eFlash를 완전히 대체할 수 있나? 28nm 이하 임베디드 NVM 영역에서는 강력한 후보지만, 40nm 이상 mature 노드에서는 eFlash가 가격·생태계 측면에서 여전히 우위다. 노드별로 분할되는 시나리오가 현실적이다.
SOT-MRAM과 STT-MRAM의 차이는? STT는 MTJ를 관통하는 전류로 자유층을 뒤집는다. SOT는 인접한 헤비메탈 트랙에 흐르는 면내 전류가 만들어내는 스핀-궤도 토크로 자유층을 스위칭한다. SOT는 read·write 경로 분리로 디스터브가 낮고 속도가 빠르지만, 셀당 추가 트랜지스터가 필요해 면적이 늘어난다.
HBM이나 DRAM을 대체할 수 있나? 현재 시점에서는 아니다. 면적·단가·뱅크 병렬성 측면에서 메인스트림 working memory와 경쟁할 수 있는 영역이 아니다. eMRAM의 정체성은 어디까지나 코드·데이터의 비휘발성 보존, 그리고 부팅·instant-on 시나리오 가속이다.