왜 지금 LPDDR6를 봐야 하는가
2025년을 지나며 모바일과 PC의 on-device AI 흐름이 본격화됐다. Apple Intelligence, Google Gemini Nano, Samsung Galaxy AI, Microsoft Copilot+ PC 모두 같은 방향이다. 단말기 안에서 LLM 추론을 돌리는 시나리오가 더 이상 데모가 아니라 OS 기본 기능으로 들어왔다.
그런데 엔지니어가 NPU spec sheet를 들여다보면 TOPS 숫자보다 먼저 막히는 것이 메모리 대역폭이다. 모바일 LLM 추론은 weight를 매 토큰마다 DRAM에서 읽어 와야 한다. 7B 파라미터 모델을 INT4 양자화해도 약 3.5GB의 weight를 매 토큰마다 한 번씩 훑는 구조다. LPDDR5X의 핀당 약 8.5~10.7Gbps 수준으로는 prefill과 decoding 모두에서 NPU 활용률이 60~70%대에 머무는 경우가 흔하다.
JEDEC이 LPDDR6 표준(JESD209-6)을 공개하고 Samsung·SK Hynix·Micron이 잇따라 개발을 발표한 것은 바로 이 bandwidth wall을 다음 단계로 밀어내기 위해서다. 동시에 LPCAMM2 폼팩터가 노트북에 채택되면서, LPDDR6는 모바일을 넘어 PC 메모리 시장의 한 축으로 부상하고 있다.
LPDDR6의 실체 — 무엇이 달라졌나
LPDDR6는 LPDDR5/5X의 단순한 속도 향상이 아니다. 채널 구조 자체를 바꾼 세대로 봐야 한다. LPDDR5는 16-bit sub-channel × 2 = 32-bit 채널이었지만, LPDDR6는 24-bit sub-channel × 2 = 48-bit 채널로 확장됐다. 같은 채널 수라면 한 번에 더 많은 데이터를 끌어올 수 있다는 의미다.
핀당 속도는 초기 10.667Gbps에서 출발해 표준상 최대 14.4Gbps 수준까지 정의돼 있다. LPDDR5X 대비 약 1.5~1.7배 수준이다. 24-bit × 14.4Gbps를 두 sub-channel로 곱하면 단일 채널만으로도 80GB/s대 raw bandwidth가 산출된다. 모바일 SoC가 보통 2~4채널 LPDDR을 쓰는 점을 감안하면, 시스템 전체로는 200~350GB/s 급이 가능한 구조다.
핵심 변화는 다음과 같다.
- 전압: VDD2가 LPDDR5X의 1.05V 대비 0.9V 수준으로 낮아졌다. 토글 빈도가 늘어나는 만큼 동적 전력을 동시에 잡아야 했다.
- Equalization: 핀당 10Gbps를 넘기면서 receiver 측 DFE(Decision Feedback Equalizer) 도입이 사실상 기본 가정이 됐다. LPDDR5X에서 옵션이던 것이 LPDDR6에서는 표준 동작점이다.
- On-die ECC: 셀 단위 약한 오류를 잡는 ECC가 한층 정교해졌다. 셀 dimension이 줄면서 retention·soft error 마진이 좁아진 결과다.
- Command/Address: CA 인코딩 효율을 높여 control overhead를 줄이고, sub-channel 독립성을 강화했다. 두 sub-channel이 서로 다른 트랜잭션을 동시에 처리할 수 있어 AI workload의 random access 패턴에 유리하다.
왜 어려운가 — 양산 난이도의 실제
표준이 정해졌다고 양산이 쉬워지는 건 아니다. LPDDR6의 양산 난이도는 세 축에서 LPDDR5X와 질적으로 다르다.
첫째, 신호 무결성. LPDDR은 DDR이나 HBM의 일부 신호와 달리 single-ended가 기본이다. 차동(differential)이 아니라는 의미다. 14.4Gbps single-ended 신호를 모바일 PCB의 짧은 trace 위에서 안정적으로 보내려면 채널 손실, crosstalk, return path discontinuity를 종합적으로 관리해야 한다. SoC 패키지 substrate 설계도 함께 손봐야 하기 때문에, AP 업체 입장에서도 보드 설계 노하우가 새로 필요하다. DFE를 받쳐주는 controller PHY의 power overhead 역시 무시할 수 없다.
둘째, 발열. on-device LLM 추론은 burst가 아니라 long sustained workload다. 토큰 100개를 만드는 동안 메모리가 거의 풀로 돌아간다. 14.4Gbps 동작은 LPDDR5X 대비 동적 전력을 키우고, 8-die 이상 적층 구조에서는 thermal hotspot이 빠르게 임계점에 닿는다. 컨트롤러가 thermal throttling을 어떻게 다루느냐가 NPU 지속 성능을 결정한다. 짧은 벤치마크 점수가 아니라 5분 후 sustained TOPS가 진짜 지표가 되는 이유다.
셋째, 패키지·폼팩터의 분기. 모바일은 SoC 위에 메모리를 올리는 PoP, 또는 SoC 옆에 직접 솔더링하는 PoP-less 구조로 간다. 한편 PC·노트북은 LPCAMM2 모듈을 채택해 SO-DIMM 슬롯을 대체한다. 같은 LPDDR6 die라도 두 노선의 신호 환경과 검증 기준이 다르고, 메모리 업체는 두 트랙을 동시에 지원해야 한다. 검증 비용이 LPDDR5X 세대보다 한 단계 더 올라간다.
누가 잘하고 있나 — 메모리 3사와 컨트롤러 진영
공개된 자료를 기준으로 보면, LPDDR6 개발 진행도는 메모리 3사가 비슷한 라인 위에 있다.
- Samsung: LPDDR6 개발 및 일부 sample을 공개 발표했다. 자사 Exynos AP와의 통합 검증에서 유리한 위치고, Galaxy 시리즈라는 captive 고객이 있어 양산 결정이 상대적으로 빠르다.
- SK Hynix: HBM에 집중하면서도 LPDDR6 라인업을 따라가고 있다. Qualcomm Snapdragon 향 LPDDR 공급으로 모바일 점유율을 유지해 왔고, 그 채널을 LPDDR6로 연장하려는 흐름이다.
- Micron: LPDDR5X에서 Apple iPhone 공급 경험을 바탕으로 LPDDR6에서도 Apple 트랙을 노린다. 보도 기반으로는 sampling 단계 진입 소식이 나오고 있다.
컨트롤러 IP 쪽에서는 Qualcomm, MediaTek, Apple, Intel(Panther Lake/Nova Lake 세대), AMD(Strix·Krackan 후속 라인업) 모두가 LPDDR6 컨트롤러를 준비 중이다. Synopsys·Cadence의 PHY/Controller IP 역시 LPDDR6 라인이 공개돼 있다. 흥미로운 점은 PC 진영이 LPCAMM2를 통한 LPDDR6 채택을 더 적극적으로 밀고 있다는 것이다. 노트북의 메모리 확장성과 전력 효율을 동시에 잡으려는 의도이며, 데스크톱 DDR과는 다른 길을 가게 된다.
Korea 시각 — 점유율의 무게와 CXMT라는 변수
LPDDR 시장은 한국 두 회사가 사실상 표준을 만드는 곳이다. Samsung과 SK Hynix를 합치면 글로벌 LPDDR 매출 점유율이 70%대 후반에서 80% 초반대를 오가는 수준으로 알려져 있다. LPDDR6 초기 ramp에서도 이 구조는 단기적으로 유지될 가능성이 높다.
다만 두 가지 구조적 압력이 있다. 첫 번째는 captive 수요의 양면성이다. Samsung은 Galaxy AP에 자사 LPDDR을 우선 적용할 유인이 강하지만, 다른 모바일 OEM 입장에서는 경쟁 그룹사 부품 채택을 꺼리는 정서가 남아 있다. LPDDR6에서 Apple 트랙은 Micron이 강하게 노리는 영역이고, 중국 OEM은 자국 메모리를 우선 검토할 수 있다는 점이 동시에 작용한다.
두 번째는 중국 CXMT의 LPDDR5 양산 본격화다. CXMT는 LPDDR4X에서 시작해 LPDDR5 양산을 확대하고 있고, Xiaomi·OPPO·vivo 등 중국 모바일 OEM에 우선 공급되고 있는 것으로 보도된다. LPDDR6 진입까지는 2~3년 시차가 예상되지만, LPDDR5 가격 압박이 한국 메모리사의 LPDDR6 ASP 방어 여지를 좁힌다. 결국 한국 입장에서는 LPDDR6 ramp 속도와 LPCAMM2 PC 시장 진입 속도가 LPDDR5 마진 하락을 얼마나 상쇄해 줄지가 관전 포인트다.
구조적 강점은 명확하다. EUV·1a/1b/1c nm 공정 leadership, HBM과 공유되는 패키징·테스트 인프라, 그리고 모바일 AP 업체와의 오랜 협업 관계. 약점은 자국 captive 수요가 Apple 만큼 크지 않다는 점, 그리고 중국 시장에서 정치적 채택 압력이 커지는 점이다.
Watch points — 앞으로 6~12개월
앞으로 6~12개월 사이 LPDDR6 관련 milestone은 다음과 같이 정리할 수 있다.
- 2026 하반기 첫 LPDDR6 탑재 SoC 출시: Qualcomm Snapdragon 차기 세대 또는 MediaTek Dimensity 차기 세대가 후보다. 실제 단말 launch는 2026 말~2027 초로 보는 시각이 일반적이다.
- LPCAMM2 노트북 라인업 확대: Dell·Lenovo·ASUS의 워크스테이션·프리미엄 라인업이 LPCAMM2 슬롯을 본격 채택하는지가 관전 포인트. 채택이 늘면 LPDDR6가 SO-DIMM 영역까지 잠식한다.
- 24Gb 단일 die 양산: density가 올라가야 16GB/24GB 폰 메모리 구성이 합리적인 두께·발열로 들어간다. 첫 24Gb LPDDR6 die가 누구에게서 먼저 나오는지가 의미 있다.
- CXMT 점유율: 중국 내 LPDDR5 점유율이 30% 선을 넘기는 시점이 한국 메모리사의 LPDDR6 ASP 가정의 변곡점이 될 가능성이 있다.
- thermal solution: 모바일에서 vapor chamber·graphite·TIM(Thermal Interface Material)의 진화가 LPDDR6 sustained bandwidth를 좌우한다. AP-메모리 간 thermal coupling 설계가 단말 차별화 요소가 될 수 있다.
개념 정리 — 자주 묻는 질문
Q. LPDDR6와 DDR6는 같은 것인가?
아니다. DDR6는 서버·데스크톱 메인 메모리 표준(아직 표준화 진행 중), LPDDR6는 모바일·저전력 시장을 위한 표준이다. 패키지, 전압, 신호 구조, ECC 정책, 폼팩터가 모두 다르다. 노트북에서는 두 노선이 LPCAMM2 채택을 두고 겹치는 영역이 생긴다.
Q. sub-channel은 왜 24-bit인가?
16-bit 대비 burst 효율은 높이면서, 32-bit로 가면 die 면적과 control 핀 비용이 과해지기 때문이다. AI 추론처럼 큰 텐서를 연속으로 끌어오는 워크로드에 24-bit이 sweet spot으로 평가됐다는 것이 표준 진영의 설명이다.
Q. LPCAMM2가 기존 SO-DIMM을 대체할까?
적어도 노트북 영역에서는 그 방향으로 가고 있다. 두께·전력·신호 무결성 모두에서 SO-DIMM 대비 유리하고, LPDDR6 속도 영역에서는 SO-DIMM이 신호 무결성 한계에 부딪힌다. 다만 데스크톱 DDR DIMM은 별개 트랙으로 남는다.
Q. HBM이 있는데 LPDDR이 의미가 있나?
의미가 다르다. HBM은 데이터센터·AI 가속기용 초고대역폭 메모리고, 전력·비용·폼팩터 모두 모바일에 부적합하다. on-device AI는 LPDDR 라인업의 발전 없이는 성립하지 않는다.