VLSI Wiki | Chase Na

VLSI Wiki | Chase Na

Semiconductor Engineer & Tech Expert

Contact

βœ‰οΈ gc@vlsi.kr

Connect

Posts (Latest 10 updated) : Read all
Contents:
  1. Front End of Line (FEOL)
    1. 1. Definition: What is Front End of Line (FEOL)?
    2. 2. Components and Operating Principles
      1. 2.1 Key Processes in FEOL
    3. 3. Related Technologies and Comparison
    4. 4. References
    5. 5. One-line Summary

Front End of Line (FEOL)

1. Definition: What is Front End of Line (FEOL)?

Front End of Line (FEOL)λŠ” λ°˜λ„μ²΄ 제쑰 κ³΅μ •μ—μ„œ μ€‘μš”ν•œ λ‹¨κ³„λ‘œ, νŠΈλžœμ§€μŠ€ν„°μ™€ 같은 κΈ°λ³Έ μ†Œμžμ˜ ν˜•μ„±μ„ ν¬ν•¨ν•©λ‹ˆλ‹€. FEOL은 λ°˜λ„μ²΄ 칩의 전기적 νŠΉμ„±μ„ κ²°μ •μ§“λŠ” 핡심 μš”μ†Œλ‘œ, 디지털 회둜 μ„€κ³„μ—μ„œ ν•„μˆ˜μ μΈ 역할을 ν•©λ‹ˆλ‹€. FEOL 곡정은 일반적으둜 μ›¨μ΄νΌμ˜ 첫 번째 λ‹¨κ³„λ‘œ, 재료의 선택, 박막 ν˜•μ„±, 도핑, νŒ¨ν„°λ‹ λ“± μ—¬λŸ¬ 기술적 과정을 ν¬ν•¨ν•©λ‹ˆλ‹€. μ΄λŸ¬ν•œ 과정은 μ†Œμžμ˜ μ„±λŠ₯, μ „λ ₯ μ†ŒλΉ„, 집적도 및 신뒰성을 κ²°μ •ν•˜λŠ” 데 맀우 μ€‘μš”ν•©λ‹ˆλ‹€.

FEOL의 μ€‘μš”μ„±μ€ λ°˜λ„μ²΄ μ†Œμžμ˜ μ„±λŠ₯을 κ·ΉλŒ€ν™”ν•˜κ³ , 제쑰 λΉ„μš©μ„ μ΅œμ†Œν™”ν•˜λ©°, λ‹€μ–‘ν•œ μ‘μš© 뢄야에 μ ν•©ν•œ μ†Œμžλ₯Ό μƒμ‚°ν•˜λŠ” 데 μžˆμŠ΅λ‹ˆλ‹€. FEOL 곡정이 잘 이루어지면, 후속 곡정인 Back End of Line (BEOL)μ—μ„œμ˜ μ„±λŠ₯ ν–₯상에도 κΈ°μ—¬ν•  수 μžˆμŠ΅λ‹ˆλ‹€. λ”°λΌμ„œ FEOL은 전체 λ°˜λ„μ²΄ 제쑰 κ³΅μ •μ—μ„œ 맀우 μ€‘μš”ν•œ μœ„μΉ˜λ₯Ό μ°¨μ§€ν•˜κ³  있으며, 이 λ‹¨κ³„μ—μ„œμ˜ λͺ¨λ“  결정은 μ΅œμ’… μ œν’ˆμ˜ ν’ˆμ§ˆμ— 직접적인 영ν–₯을 λ―ΈμΉ©λ‹ˆλ‹€.

2. Components and Operating Principles

FEOL의 μ£Όμš” ꡬ성 μš”μ†ŒλŠ” λ‹€μŒκ³Ό κ°™μŠ΅λ‹ˆλ‹€: 웨이퍼, 재료, 도핑, 박막 ν˜•μ„±, νŒ¨ν„°λ‹ 및 식각 곡정. 이듀 각각의 ꡬ성 μš”μ†ŒλŠ” μƒν˜Έμž‘μš©ν•˜λ©°, λ°˜λ„μ²΄ μ†Œμžμ˜ 전기적 νŠΉμ„±μ„ ν˜•μ„±ν•˜λŠ” 데 κΈ°μ—¬ν•©λ‹ˆλ‹€.

첫 번째 λ‹¨κ³„λŠ” 웨이퍼 μ€€λΉ„μž…λ‹ˆλ‹€. 일반적으둜 μ‹€λ¦¬μ½˜ 웨이퍼가 μ‚¬μš©λ˜λ©°, 이 μ›¨μ΄νΌλŠ” λ°˜λ„μ²΄ μ†Œμžμ˜ κΈ°μ΄ˆκ°€ λ©λ‹ˆλ‹€. λ‹€μŒμœΌλ‘œ, λ‹€μ–‘ν•œ μž¬λ£Œκ°€ 웨이퍼 μœ„μ— μ¦μ°©λ˜μ–΄ 박막을 ν˜•μ„±ν•©λ‹ˆλ‹€. 이 박막은 μ†Œμžμ˜ 전기적 νŠΉμ„±μ„ μ‘°μ ˆν•˜λŠ” 데 ν•„μˆ˜μ μ΄λ©°, 일반적으둜 μ‚°ν™”λ¬Ό, μ§ˆν™”λ¬Ό 및 κΈˆμ† μž¬λ£Œκ°€ μ‚¬μš©λ©λ‹ˆλ‹€.

도핑 곡정은 νŠΉμ • μ˜μ—­μ— λΆˆμˆœλ¬Όμ„ μ£Όμž…ν•˜μ—¬ λ°˜λ„μ²΄μ˜ 전기적 νŠΉμ„±μ„ μ‘°μ ˆν•˜λŠ” λ‹¨κ³„μž…λ‹ˆλ‹€. 이 과정은 Nν˜• 및 Pν˜• λ°˜λ„μ²΄λ₯Ό μƒμ„±ν•˜λŠ” 데 ν•„μˆ˜μ μ΄λ©°, μ΄λŠ” μ†Œμžμ˜ 전도성에 직접적인 영ν–₯을 λ―ΈμΉ©λ‹ˆλ‹€. 도핑 ν›„, νŒ¨ν„°λ‹ 곡정이 μ§„ν–‰λ˜λ©°, 이 κ³Όμ •μ—μ„œλŠ” ν¬ν† λ¦¬μ†Œκ·Έλž˜ν”Ό 기술이 μ‚¬μš©λ˜μ–΄ μ›ν•˜λŠ” ν˜•νƒœλ‘œ 박막을 ν˜•μ„±ν•©λ‹ˆλ‹€.

λ§ˆμ§€λ§‰μœΌλ‘œ, 식각 곡정이 이루어지며, μ΄λŠ” ν•„μš” μ—†λŠ” 뢀뢄을 μ œκ±°ν•˜μ—¬ μ†Œμžμ˜ ꡬ쑰λ₯Ό μ™„μ„±ν•˜λŠ” λ‹¨κ³„μž…λ‹ˆλ‹€. 이 λͺ¨λ“  과정은 κ³ λ„μ˜ 정밀도와 기술이 μš”κ΅¬λ˜λ©°, 각 λ‹¨κ³„μ—μ„œμ˜ λ―Έμ„Έν•œ 였λ₯˜λ„ μ΅œμ’… μ†Œμžμ˜ μ„±λŠ₯에 큰 영ν–₯을 λ―ΈμΉ  수 μžˆμŠ΅λ‹ˆλ‹€.

2.1 Key Processes in FEOL

  • Wafer Preparation: μ›¨μ΄νΌμ˜ ν‘œλ©΄μ„ ν‰νƒ„ν•˜κ²Œ ν•˜κ³  λΆˆμˆœλ¬Όμ„ μ œκ±°ν•˜λŠ” κ³Όμ •μœΌλ‘œ, μ†Œμžμ˜ μ„±λŠ₯에 μ€‘μš”ν•œ 기초λ₯Ό μ œκ³΅ν•©λ‹ˆλ‹€.
  • Thin Film Deposition: λ‹€μ–‘ν•œ 물리적 및 화학적 방법을 톡해 박막을 μ¦μ°©ν•˜λ©°, μ΄λŠ” μ†Œμžμ˜ 전기적 νŠΉμ„±μ„ μ‘°μ ˆν•˜λŠ” 데 ν•„μˆ˜μ μž…λ‹ˆλ‹€.
  • Doping: νŠΉμ • μ˜μ—­μ— λΆˆμˆœλ¬Όμ„ μ£Όμž…ν•˜μ—¬ μ†Œμžμ˜ 전도성을 μ‘°μ ˆν•˜λ©°, Nν˜• 및 Pν˜• λ°˜λ„μ²΄λ₯Ό μƒμ„±ν•©λ‹ˆλ‹€.
  • Patterning: ν¬ν† λ¦¬μ†Œκ·Έλž˜ν”Όλ₯Ό 톡해 μ›ν•˜λŠ” νŒ¨ν„΄μ„ ν˜•μ„±ν•˜λ©°, μ΄λŠ” μ†Œμžμ˜ ꡬ쑰λ₯Ό κ²°μ •ν•˜λŠ” 데 μ€‘μš”ν•©λ‹ˆλ‹€.
  • Etching: ν•„μš” μ—†λŠ” 뢀뢄을 μ œκ±°ν•˜μ—¬ μ΅œμ’… μ†Œμžμ˜ ꡬ쑰λ₯Ό μ™„μ„±ν•˜λŠ” λ‹¨κ³„μž…λ‹ˆλ‹€.

FEOL은 Back End of Line (BEOL)와 λ°€μ ‘ν•˜κ²Œ κ΄€λ ¨λ˜μ–΄ 있으며, 두 곡정은 μ„œλ‘œ 보완적인 역할을 ν•©λ‹ˆλ‹€. FEOL이 νŠΈλžœμ§€μŠ€ν„°μ™€ 같은 κΈ°λ³Έ μ†Œμžλ₯Ό ν˜•μ„±ν•˜λŠ” 반면, BEOL은 μ΄λŸ¬ν•œ μ†Œμžλ“€μ„ μ—°κ²°ν•˜κ³  νŒ¨ν‚€μ§•ν•˜λŠ” λ‹¨κ³„μž…λ‹ˆλ‹€. FEOLμ—μ„œμ˜ 결정은 BEOLμ—μ„œμ˜ μ„±λŠ₯에 직접적인 영ν–₯을 λ―ΈμΉ˜λ―€λ‘œ, 두 곡정을 ν†΅ν•©μ μœΌλ‘œ κ³ λ €ν•΄μ•Ό ν•©λ‹ˆλ‹€.

λ˜ν•œ, FEOL은 FinFET, SOI(Silicon-On-Insulator) 및 CMOS(Complementary Metal-Oxide-Semiconductor)와 같은 μ΅œμ‹  κΈ°μˆ κ³Όλ„ 관련이 μžˆμŠ΅λ‹ˆλ‹€. FinFET κΈ°μˆ μ€ μ†Œμžμ˜ μŠ€μΌ€μΌλ§μ„ κ°€λŠ₯ν•˜κ²Œ ν•˜μ—¬ μ„±λŠ₯을 ν–₯μƒμ‹œν‚€λ©°, SOI κΈ°μˆ μ€ μ „λ ₯ μ†ŒλΉ„λ₯Ό μ€„μ΄λŠ” 데 κΈ°μ—¬ν•©λ‹ˆλ‹€. μ΄λŸ¬ν•œ κΈ°μˆ λ“€μ€ FEOL κ³΅μ •μ—μ„œμ˜ ν˜μ‹ μ„ 톡해 κ°€λŠ₯해진 κ²°κ³Όμž…λ‹ˆλ‹€.

FEOLκ³Ό κ΄€λ ¨λœ λ‹€λ₯Έ κΈ°μˆ λ‘œλŠ” MEMS(Micro-Electro-Mechanical Systems)와 같은 λ―Έμ„Έ μ „μž 기계 μ‹œμŠ€ν…œμ΄ μžˆμŠ΅λ‹ˆλ‹€. MEMSλŠ” μ„Όμ„œ 및 앑좔에이터와 같은 λ‹€μ–‘ν•œ μ‘μš© 뢄야에 μ‚¬μš©λ˜λ©°, FEOL κΈ°μˆ μ„ 톡해 κ³ λ„λ‘œ μ§‘μ λœ ꡬ쑰λ₯Ό ν˜•μ„±ν•  수 μžˆμŠ΅λ‹ˆλ‹€.

4. References

  • International Technology Roadmap for Semiconductors (ITRS)
  • Semiconductor Industry Association (SIA)
  • IEEE Electron Devices Society
  • American Physical Society (APS)

5. One-line Summary

Front End of Line (FEOL)은 λ°˜λ„μ²΄ μ†Œμžμ˜ 전기적 νŠΉμ„±μ„ ν˜•μ„±ν•˜λŠ” 핡심 κ³΅μ •μœΌλ‘œ, νŠΈλžœμ§€μŠ€ν„°μ™€ 같은 κΈ°λ³Έ μ†Œμžμ˜ 제쑰λ₯Ό ν¬ν•¨ν•©λ‹ˆλ‹€.