设计岗没有编制，该转验证或PD吗？顺序才是答案

30秒摘要

• 验证人力超越了设计人力。Wilson Research Group 2022年调查基准，2007–2022年每个项目平均投入人力年增速：验证6.2%、设计2.7%。平均人力比1:1，处理器领域验证：设计拉到5:1。
• 韩国求职市场也很热。JobKorea统计，2026年Q3半导体大企业招聘公告同比增长102%。但有经验者增长157%、应届生只增长55%——应届生能进的门比想象中窄。
• 绕路会变成永久。读不懂RTL设计意图的验证工程师，是在「验证自己设计不出来的东西」；读不懂RTL的PD工程师，是在「实现自己读不懂的东西」。一旦贴上的岗位标签，跳槽时会跟着你。
• 薪资事实（韩国）。半导体工程师平均base约8,296万韩元，1–3年约5,854万韩元，8年以上约9,564万韩元（ERI SalaryExpert，2026年）。大学毕业工程师起薪SK海力士约5,400万韩元、DB HiTek 4,800万–5,300万韩元左右。
• 答案是顺序。先学RTL，再学验证、逻辑综合、PD、STA／签核。就算从验证、PD入行，也要从RTL学起往前走。别往旁边走，要往前走。

前言：被问最多次的问题

读者问题中，这题最常出现。

「我想做RTL设计，但设计岗一直没有编制。先从验证或PD进去，之后再转设计可以吗？」

说实话：这条绕路大多会变成永久。从验证进去的人会一直是验证工程师，从PD进去的人会一直是PD工程师。不是意志不坚，是结构使然。

这篇文章用数据呈现这个结构，并给出走这条路的人的答案——「顺序」。

也要说清楚为什么这个问题不断重复。「看不到设计岗」的感觉不是错觉，是结构的结果。RTL设计本质上是少数精锐的工作。一个设计师写的RTL，由好几个验证工程师来验证，是一般项目的样子，Wilson调查里1:1到5:1的人力比就是证据。国内一份职业研究报告（2026年8月撰写，交叉比对过实际招聘公告）也把电路设计方向中的验证、DFT列为应届生招聘「宽广」，AI半导体fabless的工程师应届生招聘则很少。也就是说，应届生感受到的「设计岗消失」就是市场结构本身。

正文

事件1. 招聘市场说出的事实：验证岗多是真的

先讲事实。验证岗多是真的，而且是压倒性地多。

Wilson Research Group的Functional Verification Study（2022年版）指出，2007到2022年，每个IC/ASIC项目平均最大投入人力的年均复合增长率（CAGR）是设计工程师2.7%、验证工程师6.2%。验证人力增速是设计的2.3倍。今天每个项目平均人力比，验证：设计约1:1，处理器这类领域拉到5:1。（来源）

2020年版调查有更直接的数字：设计工程师把工作时间的47%花在验证相关工作上。意思是做了设计也逃不开验证。听起来吊诡，但这不是「绕去验证也行」的论据，而是「设计师也要懂验证」的论据。（来源）

韩国市场也很热。JobKorea统计，2026年Q3半导体、显示大企业招聘公告比去年同期增长102%。今年到Q3累计，半导体工程师公告增长55%。（来源）

但还要多读一行。同一个调查里，有经验者公告增长157%，应届生公告只增长55%。解读是AI内存需求变大，企业把重心放在「能立即上手的人力」。也就是说公告数增加了，但应届生能进的门比想象中窄。「验证岗多，先进去再说」的策略要成立，那扇门也得对应届生开着。

再多看一个数字。Wilson 2020年调查中，验证工程师花最多时间的活动不是别的，正是调试。但调试说到底就是追踪「RTL为什么这样动」的工作。读不懂RTL的验证工程师，调试停在看波形、修测试平台；读得懂RTL的工程师，调试一路追到根本原因。同样挂「验证3年」头衔，这两人的市场价值不同。这个差距接到事件3的杠杆故事。

诚实披露一。「RTL设计 vs 验证 vs PD的精确公告数字」这篇文章不提供。因为韩国求职平台（Saramin、JobKorea等）不公开职位类别统计数字，文字上无法验证。上面的数字基于可验证的数据：项目人力结构（Wilson）和整体招聘趋势（JobKorea）。需要分职位公告数比较的话，请直接问平台方或看付费报告。

拿到验证offer的话，接受前先确认这三件事。第一，这个团队有RTL design review文化吗？验证工程师会参加设计评审的团队，不学RTL都不行。第二，除了写测试平台，有没有用断言式验证或formal？方法越多样化的团队，能学的越多。第三，公司内部转岗制度真的在运转吗？「之后转设计」的计划，只有在那扇门真的会开的公司才叫计划。

事件2. 绕路变成永久的机制

岗多，不代表绕路没问题。绕路变成永久有三个机制。

第一，验证是读RTL设计意图的工作。

写UVM测试平台的技术本身学得会。问题在下一步。读不懂RTL设计意图——设计师为什么这样写这段代码——验证工程师找的不是bug，而是停在确认「看起来会动的东西」。覆盖率冲到100%，spec读错导致的bug还是抓不到。Wilson 2020年调查里ASIC/IC项目约三分之二经历过至少一次respin，这数字不是随便出来的。验证人力增加了，但验证的质量不是人数能解决的。

第二，PD不懂「为什么」就只是工具操作员。

跑CTS、做布线、打时序ECO，这些都会。但不知道为什么这个流水线级要在这里、为什么这个结构对时序有利，就没办法在PPA（功耗、性能、面积）取舍上做决策。按指令跑的人跟懂结构跑的人，差距从第3年开始残酷拉开。

看个具体场景。出现建立时间违例。不懂RTL的PD工程师把ECO跑十遍把时序对上，结束。懂结构的工程师从时序报告的起点一路追回RTL。看是从哪个always块来的、FSM的哪个state。然后跟设计团队说「这不是后端能修的问题，RTL阶段就要多加一级流水线」。这一句话就是资深和新人的差别。验证也一样。Spec只写「两个时钟域之间的信号传递」。读不懂RTL的验证工程师看到功能仿真值传过去了就给pass，不知道少了同步器。硅片上出现间歇性fail。读得懂RTL设计意图的工程师看代码就抓到「这里应该要有2-flop同步器，怎么没有」。

整理一下就是这样：不懂RTL的验证工程师验证自己设计不出来的东西，读不懂RTL的PD工程师实现自己读不懂的东西。两边都做得出「会动的东西」，但不知道「为什么会动」。而不知道「为什么」的工程师，难题来了答不出来。

第三，头衔的惯性。

招聘市场用你的「最后一个头衔」称呼你。验证3年去应聘设计岗位，面试官会这样问：「为什么想离开验证？」然后你要跟RTL设计3年的人竞争。RTL读得比他们差，却坐在同一张桌子。1年时还做得到的转换，3年后急剧变难，就是这个原因。绕路进去时很宽，出来时很窄。

想想简历第一行：「OOO, Design Verification Engineer (2023–2026)」。招聘负责人6秒扫完简历。那6秒决定你的下一个3年。头衔就是这样产生惯性。

也说个诚实的例外。绕路走得通的情况确实有。从验证、PD起步成功转设计的人，共同点有两个。第一，入职1–2年内自学RTL，亲手做过小IP。不是「以后」，是「现在」就做。第二，待的公司内部真的有通往设计团队的路。也就是说，有问题的不是绕路本身，是「绕路＋放着不管」。进去的岗位上不学RTL，绕路就变永久；学了，绕路就变中转站。

事件3. 薪资事实：赚钱的不是头衔，是杠杆

「所以验证跟PD哪个钱多？」这题也用数据回答。

ERI SalaryExpert（2026年）基准，韩国半导体工程师平均base salary约8,296万韩元。按资历：1–3年约5,854万韩元，8年以上约9,564万韩元。（来源）大学毕业工程师起薪SK海力士约5,400万韩元、DB HiTek 4,800万–5,300万韩元左右。（来源1、来源2）

然后是诚实披露二：RTL设计 vs 验证 vs PD分开的职位别薪资区间公开数据，找不到。ERI数字也是职位混合基准。韩国大企业同一职级内，设计、验证、PD的起薪差距不大，因为用同一套职级体系、同一张奖金表。

那薪资差在哪？不是头衔，是杠杆。读得懂RTL的验证工程师、懂架构的PD工程师、读得懂前段设计意图再签核的STA工程师，身价高。STA／签核工程师身价高的原因也一样。签核是要把流程每个阶段的设计意图全部读完的位置，不懂前段就做不了。5年后的薪资差距，不是「哪个头衔」，而是「流程读得多广」拉开的。

全球市场的案例证明这点。2026年3月报道，NVIDIA给韩国HBM开发工程师有经验者开出约25万8,750美元（约3亿7,300万韩元）水平的年薪，MediaTek给HBM相关工程师也开约26万美元。（来源）HBM是需要设计、工艺、封装经验兼备的「实战型人才」的领域。钱涌向的不是特定头衔，是「不可替代的理解」。HBM资历贵，不是因为懂HBM的人少，是因为能处理那种复杂度的工程师稀有。不管验证还是PD，到了那个理解水平的工程师，跟头衔无关都很贵。

事件4. 顺序就是答案：从前端到后端法则

到这里是诊断，现在是处方。答案很简单：照顺序学，先RTL。

照芯片做出来的顺序学——从前端到后端——是最快的路。每个阶段要拿到手的东西如下。

1. RTL Design —— Verilog/SystemVerilog、FSM、流水线结构、CDC基础。亲手写出「可综合的RTL」。没有这个，后面所有阶段都是黑盒。
2. Verification —— UVM测试平台结构、SVA（断言）、功能覆盖率收敛、formal概念。写完RTL之后，学「怎么证明自己写的东西」。
3. Synthesis —— 约束（SDC基础）、lint、网表跟RTL哪里不一样。
4. Physical Design —— 布局规划、电源规划、CTS、布线、物理验证（DRC/LVS）概念。
5. STA / Signoff —— 时序约束编写、时序例外、时序收敛、签核标准。

已经从验证、PD入职的人，也有现实可行的计划。工作之外每天1小时，6个月就够。用Verilog亲手写UART、SPI这种小IP，跑逻辑综合，一路跑到STA。从「做」开始，不是「读」。亲手做过的人才读得懂设计意图。

上班时间也能学。验证工程师的话，出bug时别先看测试平台，先看波形跟RTL。追「这个信号为什么这样出来」的习惯，本身就是RTL阅读训练。PD工程师的话，看时序报告的起点／终点，别只看网表，一路追回RTL。3个月就会开始看懂「时序为什么坏掉」。

6个月计划具体排一下：1–2月，Verilog基础＋亲手写小模块（UART TX）。3–4月，写SPI slave这种大一点的IP跟测试平台，做到功能验证。5–6月，跑逻辑综合，挑战读STA报告。这个顺序就是上图的1→2→3→5。PD（第4阶段）用概念学习并行即可。

然后把整个过程放上GitHub。RTL代码、亲手写的测试平台、综合报告、STA报告。证明「验证2年但RTL也会读会写」的方法只有作品集。面试官不信嘴上说的，只看成果。简历头衔是验证，GitHub第一页是RTL，故事就不一样了。

核心浓缩成一句：别往旁边走，要往前走。从验证跳PD、从PD跳DFT横着挪，不是移动，是漂流。以RTL为起点沿着流程往前走，才是职业。

edu.vlsi.kr 延伸路线图

这篇文章「照顺序学」的主张，跟VLSI Edu的RTL2GDS路线图看的是同一个方向。该页面在「学到的技术能到达的下一个舞台」职业视野区，展示设计、验证、EDA、晶圆厂、设备企业的全球职业地图（Samsung、SK hynix、NVIDIA、Qualcomm、AMD、Arm、Intel、Broadcom、Marvell、Micron、TSMC、Cadence、Synopsys、ASML）。——这页我亲自打开确认过。

诚实披露三：路线图、教程详细页面用文本抓取打不开（JavaScript渲染网站），没验证到URL。下面是跟这篇文章顺序直接连上的主题，VLSI Edu如果有（或将来有）这种页面，照着走就行。

1. RTL设计路线图 —— Verilog/SystemVerilog基础 → 可综合RTL编码 → AMBA协议（AXI/AHB）→ 亲手设计小IP。事件4的第1阶段。
2. 验证路线图 —— UVM测试平台结构 → SVA → 功能覆盖率收敛 → 形式验证概念。事件4的第2阶段。
3. STA／签核路线图 —— SDC编写 → 时序例外 → 时序收敛 → 签核标准。事件4的第5阶段，也是薪资杠杆最大的区间。
4. PD路线图 —— 布局规划 → 电源规划 → CTS → 布线 → 物理验证。事件4的第4阶段。

Chase's Take

我现在是Synopsys做PrimeTime/PrimeShield/PrimePower的Staff Product Engineer。STA跟签核工具是本业，说起来我是站在「后端的尽头」的人。

但在那之前，我在SiFive Korea负责RTL-to-GDS全流程。Samsung 5nm到14nm，超过5次流片——Rebellions ATOM、FuriosaAI WARBOY、RHEA这些芯片的physical implementation从头到尾都是我做的。

做后端工具的我跟应届生说「从前段学起」是有原因的。STA遇到时序违例，最后回去的地方是RTL设计意图。写SDC、判断ECO，不懂前段就变成跟「工具吐出来的数字」打架。数字读得懂，但不知道数字为什么出来。我做PrimeTime最怕的用户就是这种用户——相信工具、不怀疑RTL的用户。

在SiFive做RTL-to-GDS时，流片前一晚我看最久的不是PrimeTime报告画面，是RTL代码。修时序最快的方法多半在RTL。这个经验变成我现在做STA工具的标准：「用这个功能的工程师不懂RTL，这功能就是毒。」工具只有在懂前段的工程师手上才是像样的武器。

所以我说「整体都要摸过一遍」。流程整段亲手摸过的工程师，跟只懂一段的工程师，5年后是完全不同的人。从验证、PD起步别后悔，但别停在那。从RTL学起往前走，顺序就是答案。

常见问题

Q1. 从验证起步真的回不去设计吗？

不是回不去，是回去的成本每年变大。1年时不难，但3年后要跟RTL设计资历者竞争，面试还会被问「为什么想离开验证」。所以不是「以后」，是「现在」就要学RTL。

Q2. PD薪水比设计低吗？

韩国大企业同一职级内，设计、验证、PD起薪差距不大，也没有分职位的公开薪资区间数据（见上文事件3）。差距5年后拉开，但那不是头衔，是流程读得多广——杠杆的差距。

Q3. 验证岗比较多，直接以验证为目标不行吗？

验证本身是很棒的职业。问题是「想做设计」却绕去验证。目标是验证的话，就瞄准验证的顶点——形式验证、UVM架构、验证领导力。绕路在它是妥协而不是目标时才危险。

Q4. 现在在做验证／PD，RTL怎么开始？

工作之外每天1小时就够。用Verilog亲手写UART、SPI这种小IP，跑逻辑综合，一路跑到STA。别只读，动手做。亲手做过的人才读得懂设计意图。照上面edu.vlsi.kr延伸区的RTL设计路线图顺序走就行。

本文是职业观点的一般信息，不是投资、移民建议。