应届生该去哪：设计、验证、PD的现实对比

30秒摘要

• 门开得最宽的是验证（DV）。IC/ASIC项目时间平均55%花在verification（Wilson Research Group，Siemens EDA汇总）。设计人力原地踏步时，验证人力2007–2020年每年平均增长6.8%。
• 应届生起薪三个职位几乎一样。韩国基准三星电子DS约5,500万韩元、SK海力士约5,400万韩元（底薪，社区汇总）。决定第1年总薪酬的不是职位，是公司的奖金结构。
• 竞争的本质不是职位，是关卡。三星2026年下半年校招集团约1万人规模，DS预计吸收约4,500人（每日经济）。GSAT考生预计8万–10万人——选职位之前，先过筛选。
• 5年后分叉的点是技能天花板。RTL设计往架构师，验证往方法学／形式验证领导，PD往时序收敛、实现负责人。看美国公开招聘区间（Apple、Synopsys，雇主公开），三条track在senior区间都到20万美元级base。
• 核心信息：入口是运气，学习顺序是选择。从DV进去就在旁边写RTL，从PD进去就读RTL。不管从哪扇门进，不守从前端到后端的顺序，10年后活不下来。

前言：对「该做什么」这个问题的诚实回答

求职者最常问的问题：「设计、验证、PD该选哪个？」答案意外简单：现在三个随便——从开着的门进去。然后进去之后守顺序。

这话听起来可能很冷。但看数字就懂了。做一颗芯片的项目时间一半以上花在验证。学生却只盯着「设计」两个字。想做RTL设计的人很多，却不知道负责把设计打破、证明的验证人力有多缺。供需落差——就是这篇文章的起点。

这篇文章把三个职位并排比较：招聘规模、竞争率、起薪、技能天花板、5年后职业弧线、工作生活平衡。以韩国市场为基准，可验证的数字都标注来源。最后给不管从哪扇门进都通用的playbook。「从前段学起」系列第五篇。

Deep Dive：5个事件

Episode 1. 招聘规模 —— 验证的门最宽

先看数字。Wilson Research Group的IC/ASIC Functional Verification Trend Report（Siemens EDA赞助，行业标准调查）指出，IC/ASIC项目总时间花在verification的比重，2016年55%、2018年53%，十几年来都超过一半。设计工程师本人工作时间的47%也花在verification（2020年统计）。人力趋势最关键：2007–2020年间，IC/ASIC设计工程师需求年均只增长约3%，验证工程师需求年均增长6.8%，快两倍以上。

这怎么翻译成招聘公告？看芯片公司一个团队的人力配置：1个RTL设计师配2个验证工程师的结构很常见。需要「打破并证明」的人，比「做出来」的人更多。2024年调查first silicon success rate 14%，20年来最低——芯片一次做不出来，验证身价更高。

韩国市场呢？2026年下半年三星校招是最直接的例子。三星20家关联企业预计最多1万人规模应届生招聘，其中近一半约4,500人由三星电子DS部门吸收（每日经济，2026年10月报道）。DS里面设计、验证、PD、工艺都有，但结构上验证跟PD（implementation）这边的岗位比设计宽。设计是少数精锐，验证、PD是人海战术——这是fabless跟设计服务业的常识。

设计服务业也看看。Harman Connected Services（HCS）韩国法人约230人规模，在三星SoC的AP、automotive、modem项目做验证跟PI/PD（官方招聘公告基准）。SEMIFIVE、ADTechnology、Gaonchips这些国内设计公司流片量增加，验证、PD人力持续在招。应届生进芯片设计业的现实路线，比想象中靠近这边。

整理：以岗位（headcount）为基准，DV ＞ PD ＞ RTL设计。「想做设计」的心情我懂，但市场开的门，验证这边比较宽是事实。

Episode 2. 起薪比较 —— 职位间差距比想象小

2026年韩国基准，三个职位应届生起薪差距不大。大企业（三星电子DS、SK海力士）基准底薪约5,400万–5,500万韩元。三星电子DS约5,500万韩元、SK海力士约5,400万韩元，Micron Korea这种外资R&D也是5,400万韩元级，社区这样汇总（Naver求职社区、博客汇总，非公司官方发布）。

重点不是底薪，是第1年总薪酬。社区汇总基准，三星电子DS应届生第1年预计总年薪8,500万–9,500万韩元，SK海力士预计1亿1,000万–1亿5,000万韩元（yeon0720.tistory.com，2026年整理）。差距来自奖金结构，不是职位。三星OPI有年薪50%上限，SK海力士2025年9月劳资协议把PS上限完全废除。同样挂「验证工程师」，进哪家公司比起薪重要。

看美国就看到职位的天花板。edu.vlsi.kr年薪依据页面收集的employer-disclosed（雇主公开）招聘区间：

• RTL设计：Apple ASIC Design and Integration Engineer，年base 184,700–324,800 USD。Synopsys Senior Staff RTL Design Engineer（LPDDR PHY），138,000–208,000 USD。
• Physical Design：Apple SoC Physical Design Engineer（Power Delivery），165,800–292,400 USD。Apple CPU Implementation Silicon Correlation Engineer，181,100–318,400 USD。
• STA：Synopsys R&D Principal Engineer（Static Timing Analysis），191,000–286,000 USD。

三条track在senior区间base都到20万美元中段–30万美元。也就是说钱的天花板是级别和公司定的，不是职位。「PD比较赚钱」或「设计最受礼遇」，至少在全球市场数据里依据薄弱。应届生时别想用职位玩薪资游戏，先选公司。

Episode 3. 竞争的现实 —— 职位选择之前，先过关卡

看三星电子校招的数字。2026年下半年基准，简历筛选按招聘目标8–10倍筛GSAT考生，GSAT按面试名额2–3倍筛（每日经济报道）。下半年GSAT考生预计8万–10万人。热门职位竞争率超过100:1，整体平均也据传30–50:1（求职社区估计——非官方发布）。

这里一个冷静的事实：GSAT不分职位。应聘设计、验证、PD，都要先过简历和GSAT同一个筛选。「验证竞争率低所以简单」只对一半。职位编制数有差，但三星校招第一关跟职位无关。真正的职位竞争从面试开始。

面试三个职位问的完全不一样。RTL设计面试看digital logic和microarchitecture思维——blocking vs non-blocking、FSM设计、pipeline hazard这类。验证面试看「怎么打破」——coverage closure策略、UVM测试平台结构、constrained random的极限。PD面试看PPA取舍手感——floorplan对时序的影响、CTS skew管理、IR drop应对。edu.vlsi.kr面试题库（interviews页面）有RTL2GDS、STA、RTL设计、验证、DFT、模拟、工艺职位的技能面试题3,600题公开。应聘前先测自己答得出哪类题，是最快的职位适配诊断。

fabless和设计公司又不一样。这里没有GSAT这种筛选，直接技术面试。但看作品集。RTL设计应聘者就看GitHub上的RISC-V核心或FPGA项目，验证应聘者看UVM测试平台或cocotb验证环境，PD应聘者看OpenROAD/OpenLane跑的P&R结果。公司从应届生身上买的不是「潜力」是「证据」，三个职位都一样。

Episode 4. 5年后 —— 在哪分叉

5年资历，三个职位的职业弧线这样分叉。

RTL设计 → 架构师track。5年后的设计工程师画microarchitecture、写spec，往决定「做什么」的那边去。天花板最高——SoC架构师、fellow级。但位置少，一个项目架构师一两个，剩下的人当block owner。设计的问题是「精锐少数」结构：难进，往上走更窄。

验证（DV） → 方法学领导track。5年后的验证工程师是制定UVM方法学、形式验证、coverage签核标准的人。验证的强项是可迁移性：验证方法不挑公司不挑项目——今天验证内存控制器的人，明天能验证AI加速器。叠加formal、emulation、PSS（Portable Stimulus）这种specialty身价就涨。2024年first silicon success 14%这个数字说明：「守住流片的验证lead」市场价值一直涨。

PD → 实现／STA负责人track。5年后的PD工程师是为时序收敛负责的人。从布局规划、CTS、布线到物理验证——芯片真正做出来最后一关的守关人。PD的强项是不可替代性：流片3个月前，时序收不起来，半夜11点能解题的人没几个。这个稀有度就是身价，Apple CPU implementation招聘区间181,100–318,400 USD的原因。弱点是技术跟EDA工具、工艺绑得很紧——工具一换要重学。

工作生活平衡的真相也说一下。三个职位流片前都加班，只是模式不同。RTL设计是spec变更和ECO无限循环——「昨天写的RTL今天重写」。验证是regression和调试无限循环——抓一个bug冒两个。PD是流片前时序收敛地狱——跟物理定律打3个月。没有一个职位工作生活平衡好。只是PD流片完能喘口气，验证项目期间一直持续忙碌，设计前期忙。按自己的体力模式选比较实际。

Episode 5. Playbook —— 不管从哪扇门进，都从前段学起

重点来了。入口是运气。可能从编制多的验证进去，可能运气好从设计进去，也可能从PD起步。但学习顺序是选择。不管从哪扇门进，都守从前端到后端的顺序：RTL → 验证 → 逻辑综合／PD → STA／签核。「整体都要摸过一遍。」

Case A. 从验证（DV）入职 —— 写RTL。
验证工程师最常见的陷阱是变成「只读别人的RTL、写不出自己RTL的人」。处方很简单：把你验证的block的RTL开在旁边，周末从头重写一次。只看spec实现同样功能，跟原始RTL用formal比对。再用cocotb或SystemVerilog亲手写你写的RTL的测试平台。6个月就从「读的人」变「写的人」。验证资历3年又会写RTL的人市场上稀有——设计团队抢着要。

Case B. 从RTL设计入职 —— 学验证。
设计工程师的陷阱是「相信自己的RTL是对的」。给自己写的block亲手写UVM测试平台，挑战覆盖率100%。constrained random stimulus一跑，漏掉的corner case一定冒出来。那一刻就懂了——「啊，验证为什么占55%」。懂验证的设计师RTL质量不一样：synthesis-friendly coding、CDC（cross-domain crossing）处理、考虑DFT插入的设计——只有懂验证和后端的设计师做得到。

Case C. 从PD入职 —— 读RTL。
PD工程师的陷阱是变成「只看网表的人」。时序违例出现时别只看网表，一路追回那条path的RTL源代码。从RTL结构理解「这条path为什么critical」，ECO和重构提案的质量就不一样。再从逻辑综合学起——读不懂Design Compiler/Genus报告就看不懂PD。PD 3年会读RTL会跑综合的人，直通STA负责人。

共同作业（3个，按顺序）：

1. 把一个RISC-V核心从头做到尾 —— 拿Ibex这种开源核心，读RTL、写测试平台、用OpenROAD跑到P&R。edu.vlsi.kr Engineering页面把OpenTitan、Ibex、VexRiscv这种开放设计整理成目录。这一个就看懂三个职位的语言。
2. 面试题3,600题按职位刷 —— edu.vlsi.kr interviews页面。不是自己职位的部分也刷。验证工程师解得出PD题，那就是从前端到后端。
3. 找流片后记来读 —— 成功的芯片背后，一定有「验证救场」或「PD顶住」的故事。从别人的流片学是最便宜的学费。

edu.vlsi.kr 延伸路线图

这篇文章比较的三个职位，可以在edu.vlsi.kr继续深挖。全部是真的能打开的页面（2026-10-11确认）。

• RTL设计年薪依据 —— 用Apple、Synopsys的employer-disclosed招聘区间确认RTL设计的全球身价。正文Episode 2数字来源。
• 设计验证年薪依据 —— DV职位家族的定义和相关角色（UVM、Formal、Emulation）。官方招聘区间还在补，这页补多快就是DV需求的温度计。
• Physical Design年薪依据 —— 有Apple PD、CPU implementation公开区间。好奇PD天花板就去这里看。
• 应届生STA vs PD比较Q&A —— 比较STA和PD的日常问题类型、ownership边界、工具接触度的回答。PD还是STA犹豫不决必读。
• 半导体职位面试题库 —— 3,600题公开的概念题。RTL2GDS、STA、验证、DFT职位按难度练习。正文Episode 3自我诊断用。
• 半导体招聘雷达 —— 招聘公告监测。养成定期确认哪个职位的编制有动静的习惯。

Chase's Take

老实交代：我是PD出身。在SiFive Korea（现SEMIFIVE）当physical implementation工程师，Samsung 5nm到14nm RTL-to-GDS全流程负责，流片超过5次——Rebellions ATOM、FuriosaAI WARBOY、RHEA这些芯片都经我的手。那时我觉得「PD最强」，相信只有PD懂流片熬夜的快感。

现在我在Synopsys做PrimeTime/PrimeShield/PrimePower——STA和签核工具的Staff Product Engineer，坐在后端工具公司。听起来讽刺，但正因如此我更确定：新人无条件从前段学起。

我做PD时最怕的时刻，是时序违例的原因在RTL结构里的时候。只看网表的PD解不开。因为读得懂RTL，我能说「这条path从一开始就不该这样写」，这就是我和普通PD的差别。反过来现在做STA工具，因为身体记得PD现场时序收敛怎么爆，读得懂客户的问题。懂前段的后端工程师和不懂的，是不同职业。

所以这系列主张「从前段学起」：RTL first，再验证，再逻辑综合／PD，再STA／签核。这个顺序不是偏好，是芯片做出来的顺序。照芯片做出来的顺序学，站在哪个阶段都看得到前后。

最后跟应届生说一句：纠结「设计 vs 验证 vs PD」可以，但别纠结6个月。从开着的门进去，进去之后把前段补起来。5年后决定你身价的不是第一个职位，是第一个职位之外学了多少。整体都要摸过一遍，这不是口号，是生存策略。

常见问题

Q1. 验证（DV）岗位最多，那大家都去验证不就行了？

岗位多是机会多，不是简单。验证是「证明」的职位，要逻辑严谨，UVM、formal、coverage是另一套技能。门越宽，越要有相应准备的人才过得去。没准备就去，会被刷掉。

Q2. 听说RTL设计最难、待遇最好，真的吗？

对一半错一半。设计难进（少数精锐），但美国employer-disclosed招聘区间显示，senior区间base三个职位都到20万美元中段–30万美元。天花板是级别和公司定的，不是职位。

Q3. 听说PD会被AI取代？

PD的重复工作（placement初版、布线）正被AI、自动化吃掉。但时序收敛的判断、PPA取舍、流片责任，自动化拿不走。反而「工具解不开的问题能解的PD」稀有度上升。别当工具操作员，要当收敛负责人。

Q4. 应届生时就要从前端到后端全学，现实吗？

不是让你跟本职工作并行。本职工作照做，用side project补前段。验证工程师周末写一个RTL block，PD工程师读自己block的RTL，从这开始。6个月就从「读的人」变「写的人」。

免责声明：本文是职业建议之外的一般信息。年薪、招聘数字为估计，因个人、公司条件而异。做决定前请务必确认官方招聘公告。