Semiconductores para centros de datos espaciales 1: Cómo la radiación destruye los chips — TID, SEE y diseño rad-hard

Resumen en 30 segundos. La radiación destruye un chip orbital de dos maneras completamente distintas. La dosis ionizante total (TID) es un veneno lento: la carga atrapada se acumula en los óxidos del transistor durante meses y años, desplaza los voltajes umbral y eleva las fugas hasta que el chip sale de especificación. Los efectos de evento único (SEE) son un golpe instantáneo: un solo ion pesado o protón deposita carga suficiente en picosegundos para invertir un bit, colgar un procesador, enganchar una línea de alimentación o quemar un dispositivo, sin aviso. A 23 de octubre de 2026, todo diseño creíble de centro de datos orbital (ODC) se construye sobre la misma pila: elegir la órbita, presupuestar la dosis en rad(Si), endurecer el silicio con diseño resistente a la radiación (RHBD), corregir lo que aun así atraviesa con ECC y redundancia, y calificar todo el conjunto con ensayos. Este es el episodio 1 de la serie de semiconductores ODC, construido sobre el Informe técnico de centros de datos orbitales.

Si se coloca una GPU terrestre en un satélite sin cambiar nada más, el riesgo de la misión no es el lanzamiento ni el balance de enlace: son los transistores. La Tierra protege sus centros de datos con una atmósfera y una magnetosfera. La órbita elimina ambas. Lo que queda es un flujo continuo de protones y electrones atrapados, ráfagas de partículas solares y rayos cósmicos galácticos tan pesados que atraviesan la pared de la nave y el encapsulado del chip como si no existieran.

Este episodio presenta primero la física, porque todos los episodios siguientes de la serie dependen de ella: estrategia de supervivencia COTS, diseño térmico, potencia, enlaces ópticos, memoria, IA a bordo, economía, actores y oportunidad regional. Quien entiende TID y SEE entiende por qué el silicio espacial tiene el aspecto que tiene.

Contexto: tres fuentes de radiación, un mal vecindario

La radiación espacial procede de tres fuentes y cada una ataca la electrónica de forma distinta (literatura de efectos de radiación de NASA y ESA, consultada el 23 de octubre de 2026).

• Radiación atrapada (cinturones de Van Allen). El campo magnético terrestre atrapa protones y electrones en dos cinturones. Es la fuente de dosis dominante y predecible para los sistemas en órbita terrestre, y es peor donde el cinturón interior más se acerca al planeta: la Anomalía del Atlántico Sur (SAA), una región sobre Brasil y el Atlántico Sur donde el campo magnético, desplazado e inclinado, deja descender protones atrapados hasta altitudes de órbita baja (LEO). La mayor parte de la dosis total que acumula un satélite LEO llega durante los pasos por la SAA, que se repiten en la mayoría de las órbitas. Los dosímetros volados en una misión comercial tripulada reciente en LEO atribuyeron alrededor del 44 por ciento de la dosis total absorbida por la tripulación solo a los cruces de la SAA (publicado en 2026).
• Eventos de partículas solares. Las fulguraciones y las eyecciones de masa coronal aceleran protones a altas energías en ráfagas que duran horas o días. Son episódicos, difíciles de evitar con planificación, y elevan a la vez la tasa de dosis y la tasa de errores justo cuando el operador menos puede hacer.
• Rayos cósmicos galácticos (GCR). Núcleos procedentes de fuera del sistema solar, hasta el hierro y más allá, con energías tan altas que el blindaje práctico apenas los frena. Su flujo es bajo, pero un solo ion pesado tiene la mayor transferencia lineal de energía (LET), la energía depositada por unidad de longitud de trayectoria, medida en MeV·cm²/mg, y la LET es lo que vuelve destructivos los efectos de evento único.

La altitud y la inclinación deciden qué fuente domina. Una órbita ecuatorial de 500 a 600 km es comparativamente benigna. Una órbita polar o heliosíncrona cruza los cuernos de alta latitud de los cinturones y la SAA con mucha más frecuencia. Una LEO alta, cerca de 1.400 km, se sitúa dentro del cinturón de protones y puede ser más dura que la órbita geoestacionaria (GEO) en dosis total. No existe una única dosis espacial: solo existe una dosis de misión, calculada órbita a órbita.

Tabla: referencias de diseño de orden de magnitud compiladas de la literatura de efectos de radiación de NASA y ESA y de material universitario, consultadas el 23 de octubre de 2026. La dosis real de misión depende del blindaje, la órbita y el ciclo solar, y siempre se verifica con análisis y ensayos.

TID: el veneno lento dentro del óxido

La dosis ionizante total es la energía acumulada que la radiación ionizante deposita en un material, medida en rad(Si), la dosis absorbida en silicio. Un rad(Si) son 100 erg por gramo. La cifra en sí es pequeña; el problema es la acumulación.

El mecanismo avanza en cuatro pasos. Primero, una partícula que pasa crea pares electrón-hueco en el dióxido de silicio que aísla la puerta de cada transistor MOS y separa los dispositivos vecinos. Segundo, los electrones son móviles y salen con rapidez, pero los huecos se mueven despacio y una fracción queda atrapada en el óxido, sobre todo cerca de la interfaz con el silicio. Tercero, esa carga positiva atrapada cambia el propio transistor: el voltaje umbral se desplaza, la fuga en apagado crece por caminos parásitos en el aislamiento de trinchera poco profunda, la movilidad de portadores cae y el ruido de baja frecuencia (1/f) aumenta. Cuarto, el circuito deriva: los márgenes de temporización se estrechan, la corriente en reposo sube, los desplazamientos analógicos vagan, hasta que un día la pieza sale de especificación y la misión se degrada o termina.

Tres propiedades hacen traicionera la TID para un operador de centros de datos. Es acumulativa: no hay reinicio para la carga del óxido. Es desigual: dos chips en la misma placa pueden envejecer a ritmos distintos según el blindaje local y las condiciones de polarización durante la exposición. Y es silenciosa: nada avisa cuando un voltaje umbral se ha movido 50 mV; el fallo se anuncia después, como una violación de temporización en el día más caluroso de la misión. Un centro de datos terrestre sustituye servidores averiados en horas. Uno orbital ve llegar el mismo fallo lento según lo previsto, con años de antelación, sin ninguna visita técnica posible.

Contexto para las cifras: muchas piezas comerciales sin endurecer fallan funcionalmente entre unos 3 y 10 krad(Si), y unos 5 krad(Si) son un punto de fallo orientativo habitual. Las piezas tolerantes a la radiación para LEO se especifican típicamente entre 20 y 50 krad(Si). Las piezas totalmente endurecidas apuntan a entre 100 krad(Si) y 1 Mrad(Si). La distancia entre la tolerancia natural de una GPU comercial y la dosis de una misión GEO es de unos dos órdenes de magnitud: esa distancia es toda la industria del endurecimiento.

SEE: una partícula, un nanosegundo, un chip muerto

Un efecto de evento único no necesita acumulación. Un ion pesado que cruza una unión con polarización inversa deja una densa estela de ionización; el circuito recoge esa carga por deriva, canalización y difusión. Si la carga recogida supera la carga crítica del nodo (Qcrit), la carga mínima que cambia su estado, el nodo se invierte. La recogida tarda picosegundos; la inversión se decide en nanosegundos. El blindaje no lo resuelve: filtra el extremo de baja energía del espectro, mientras los iones de alta energía que causan los peores SEE atraviesan casi sin afectarse. La mitigación debe ocurrir en el dispositivo, el circuito y el sistema.

Tabla: la familia SEE, ordenada de rutinaria a fatal. El objetivo de diseño ODC no es cero eventos: es cero eventos sin corregir y sin recuperar.

📩 ¿Sigues este tema?

Recibe el análisis de seguimiento — resultados, informes y oferta de HBM — cada día a las 10:30 KST. Suscribirme gratis →

Para una carga de cómputo, la aritmética es implacable. Un acelerador moderno lleva gigabits de SRAM y estado de configuración. Incluso una sección eficaz de inversión por bit minúscula, multiplicada por miles de millones de bits y años de exposición, produce una lluvia constante de inversiones. Sin corrección, corrompen pesos de modelos, gradientes y puntos de control en silencio: el peor tipo de fallo de un centro de datos, porque la salida parece plausible. Por eso la arquitectura de memoria, tratada en el episodio 6, y la estrategia de limpieza importan tanto como el nodo de proceso.

La paradoja del escalado: transistores más pequeños, dos efectos opuestos

Los nodos avanzados cortan en ambos sentidos. Óxidos más pequeños y finos atrapan menos carga TID por dispositivo, y los procesos modernos suelen ser intrínsecamente mejores en dosis total que las generaciones de óxido grueso anteriores. El volumen sensible de cada nodo también es menor, así que un solo ion recoge menos carga en un transistor.

Pero la carga crítica cae más rápido. En nodos avanzados, la Qcrit de un nodo de almacenamiento es del orden de un femtoculombio o menos, porque la capacidad del nodo y el voltaje de alimentación se han reducido con el escalado. Un impacto que un biestable de 180 nm habría ignorado puede invertir un registro de la era FinFET. El reparto de carga añade un segundo problema: una sola traza de ion puede alterar varias celdas adyacentes a la vez, y convierte un error de un bit en un error multibit que derrota un ECC simple, a menos que los bits de una palabra se entrelacen físicamente en la matriz. Los canales GAA y los sustratos SOI reducen de nuevo el volumen de recogida: útil, no suficiente. El resumen honesto a octubre de 2026: el escalado mejoró la TID, complicó los SEE y trasladó la lucha del proceso a la arquitectura.

Endurecimiento por diseño: la pila de cinco capas

El endurecimiento por proceso (RHBP) usa obleas especiales, epitaxia o sustratos SOI. El endurecimiento por diseño (RHBD) logra tolerancia en un proceso estándar con técnicas de trazado y de circuito, y el RHBD es lo que hace económicamente posible el silicio espacial moderno, porque se apoya en capacidad comercial de fundición en lugar de una línea exclusiva. En la práctica, ambos se combinan en una pila de cinco capas.

1. Capa de proceso. SOI confina cada transistor en una cuba dieléctrica, recorta el volumen de recogida de carga y elimina el camino clásico de enganche. Óxidos finos y un aislamiento cuidadoso reducen los caminos de fuga por TID.
2. Capa de trazado. Los transistores de trazado cerrado (ELT) envuelven la puerta alrededor del drenador y eliminan el borde de óxido por donde fluye la fuga TID. Los anillos de guarda rodean los dispositivos sensibles, absorben portadores extraviados y rompen el tiristor parásito antes de que el SEL se sostenga. Un mayor espaciado entre nodos críticos limita el reparto de carga.
3. Capa de circuito. Las celdas de almacenamiento endurecidas, por ejemplo biestables con doble enclavamiento de estilo DICE, toleran por construcción un impacto en un nodo. La desacoplación resistiva frena los transitorios para que los transistores restauradores ganen la carrera. La redundancia modular triple (TMR) triplica la lógica y vota: cara en área y potencia, reservada a caminos de control donde una sola salida errónea es inaceptable.
4. Capa de memoria. ECC (SECDED y códigos más fuertes de clase chipkill) corrige inversiones, el entrelazado de bits reparte un impacto físico entre muchas palabras lógicas para que cada palabra vea solo un error corregible de un bit, y la limpieza en segundo plano lee, corrige y reescribe la memoria de forma periódica para que los errores nunca se acumulen hasta formar un par incorregible.
5. Capa de sistema. Perros guardianes, monitores de corriente que detectan el enganche y reinician el bloque afectado en milisegundos, puntos de control y software de detección, aislamiento y recuperación de fallos (FDIR) asumen que los eventos ocurrirán y los vuelven aburridos en operación.

Cada capa cobra alquiler en área, potencia, rendimiento o los tres. Un diseño totalmente endurecido puede costar varias veces el área de silicio de su gemelo comercial y quedar generaciones atrás en rendimiento bruto: la razón por la que el episodio 2 examina cómo los sistemas de clase Starlink vuelan en cambio silicio mayormente comercial detrás de las capas 4 y 5, aceptando inversiones y diseñando la recuperación.

Calificación: dosis, LET y la disciplina del margen

Endurecido es una especificación ensayada, no un adjetivo. La calificación TID irradia piezas polarizadas, clásicamente con fuentes gamma de cobalto 60, hasta la dosis de misión multiplicada por un margen de diseño radiativo, comúnmente un factor de 2, y después vuelve a medir los parámetros. La calificación SEE expone las piezas a haces de iones pesados en un rango de valores LET y mide la curva de sección eficaz de error frente a LET, desde la cual se predicen las tasas de inversión en órbita con modelos de entorno. Una pieza especificada como inmune a SEL hasta 62 MeV·cm²/mg hace una afirmación precisa y comprobable: no se observó enganche hasta esa LET. Las piezas tolerantes para LEO suelen declarar umbrales SEL en el rango aproximado de 37 a 62 MeV·cm²/mg y TID de 20 a 50 krad(Si); cualquier cosa más vaga que cifras como estas en una hoja de datos debe tratarse como mercadotecnia, no como ingeniería.

El daño por desplazamiento completa el cuadro: protones y neutrones expulsan átomos de silicio de la red y acortan la vida de los portadores. La lógica CMOS lo tolera comparativamente bien; los dispositivos bipolares, los sensores de imagen y la optoelectrónica se degradan primero, una razón por la que los enlaces ópticos entre satélites (episodio 5) necesitan su propio presupuesto de radiación.

Chase's Take

Desde un asiento de VLSI, el problema de radiación ODC es un problema PPA (rendimiento, potencia, área) con disfraz de física. Cada decisión de endurecimiento es un intercambio que un ingeniero puede tasar: la TMR triplica un bloque para salvar una misión; ECC cuesta bits y ancho de banda para comprar corrección silenciosa; SOI cuesta una prima de oblea para borrar una clase de fallo. Las arquitecturas ODC ganadoras no serán las de más endurecimiento, sino las que gasten el endurecimiento justo donde un error es irrecuperable (dispositivos de potencia, estado de arranque, lógica de control) y recuperen el resto con estadística (ECC, limpieza, redundancia entre satélites). Una constelación es en sí misma un código de corrección de errores: perder un nodo es un error corregible si el sistema se diseñó para notarlo. Ese replanteamiento, RHBD a nivel de chip más tolerancia a fallos a nivel de constelación, es donde las cuentas del MBA y la física del dispositivo se encuentran, y decide si el modelo de equilibrio de 10 MW del episodio 8 sobrevive al contacto con la realidad.

Implicaciones

• Para operadores ODC: la elección de órbita es una decisión de silicio. Unos cientos de kilómetros de altitud pueden multiplicar la dosis de misión y borrar la ventaja de coste del cómputo COTS.
• Para proveedores de chips: las cifras de hoja de datos que importan son TID en krad(Si), umbral LET de SEL y sección eficaz de SEU, publicadas, ensayadas y con margen. Los proveedores de aceleradores de IA que las publiquen primero dominarán la conversación de calificación.
• Para hojas de ruta de memoria: el almacenamiento basado en carga (DRAM, SRAM, flash) es inherentemente propenso a inversiones; las memorias magnéticas y resistivas cambian la ecuación SEE, y por eso el episodio 6 trata la memoria como el cuello de botella ODC.
• Para ensayo y EDA: el cierre con conciencia radiativa, predicción de tasas de inversión, análisis de reparto de carga y modelos de deriva TID, pasa a formar parte del flujo estándar, no una sorpresa tras la fabricación.

FAQ

¿Cuál es la diferencia entre TID y SEE?

La TID es daño acumulativo por la dosis total absorbida con el tiempo: la carga atrapada en el óxido desplaza los parámetros del transistor hasta que el chip sale de especificación. Un SEE es daño o interrupción por una sola partícula en un solo instante: un bit invertido, un cuelgue, un enganche o un dispositivo quemado. La TID se gestiona con presupuestos de dosis y margen; los SEE, con diseño endurecido, ECC y recuperación.

¿Cuánta radiación afronta un chip en órbita baja?

En orden de magnitud, un chip LEO tras un blindaje típico acumula unos 3 a 5 krad(Si) en 3 a 5 años cerca de 800 km, y sube a unos 30 a 50 krad(Si) cerca de 1.400 km, con la mayor parte de la dosis llegando durante los pasos por la Anomalía del Atlántico Sur. Las misiones GEO se diseñan para la clase de unos 100 krad(Si) en 10 a 15 años. Los valores exactos exigen análisis específico de órbita.

¿Puede el blindaje impedir que la radiación destruya los chips?

Solo en parte. El blindaje es eficaz contra electrones y protones de menor energía, así que reduce mucho la dosis total: pasar de 5 mm a 10 mm de aluminio puede recortar una dosis GEO de unos 100 krad a unos 10 krad en 18 años. Pero los iones pesados de alta energía atraviesan el blindaje práctico casi sin afectarse, así que los efectos de evento único deben mitigarse en el silicio y en el sistema, no solo con masa.

¿Qué significa endurecimiento por diseño (RHBD)?

RHBD significa lograr tolerancia a la radiación en un proceso comercial estándar con técnicas de diseño (transistores de trazado cerrado, anillos de guarda, biestables endurecidos, TMR, ECC, entrelazado y limpieza) en lugar de un proceso de fabricación endurecido especializado. Es lo que permite a los programas espaciales usar nodos modernos de fundición, a costa de área, potencia y esfuerzo de ingeniería.

Nota: las cifras de dosis y LET de este episodio son referencias de diseño de orden de magnitud compiladas de literatura pública de efectos de radiación de NASA y ESA consultada el 23 de octubre de 2026; las decisiones de hardware de vuelo exigen análisis específico de misión y datos de ensayo a nivel de pieza.

Serie: Este es el episodio 1 de Semiconductores para centros de datos espaciales. Empiece desde el centro, el Informe técnico de centros de datos orbitales, y continúe con el episodio 2, el contraataque COTS: cómo los sistemas de clase Starlink mantienen vivos los chips comerciales en órbita. Informes relacionados: leo-01 (chips de Starlink) y leo-02 (GPU terrestres en el espacio), enlazados desde el centro.

📩 ¿Te perdiste el análisis de hoy? Recibe el de mañana en tu correo

Daily Silicon a las 10:30 KST y los puntos clave de resultados e informes, primero. Al suscribirte eliges la newsletter en coreano, inglés o japonés; el análisis en español se publica cada día en el sitio.

Suscribirme gratis →

Gratis · Sin spam · Cancela cuando quieras