Semiconductores wearables 1: la guerra de cerebros del smartwatch — Apple S10 vs Snapdragon W5+ Gen 2 vs Exynos W1000

Este es el episodio 1 de la serie «Semiconductores wearables». En el episodio 0, «Semiconductores wearables 0: los chips dentro de las gafas Meta y el anillo Oura», analizamos el AR1, el PSoC 6 y el MAX86178F, y explicamos cómo se reparten el trabajo los sensores, la conectividad inalámbrica y la computación en gafas y anillos inteligentes. Ahora ponemos el foco en el smartwatch: el cerebro que llevas en la muñeca, es decir, el procesador de aplicaciones o SoC.

Resumen en 30 segundos

Conclusión primero: entre los tres SoC insignia para smartwatch disponibles en 2026 no hay un único ganador. Cada uno gana en un terreno distinto.

• Nodo de proceso y CPU: lidera el Exynos W1000 de Samsung. Es el primer chip wearable de 3 nm, fabricado con el proceso GAA de 3 nm (SF3) de Samsung Foundry, con una CPU de un núcleo Cortex-A78 y cuatro Cortex-A55; su rendimiento de un solo núcleo es 3,4 veces el del W930 anterior (Samsung, 3 de julio de 2024).
• Conectividad y arquitectura de bajo consumo: lidera el Snapdragon W5+ Gen 2 de Qualcomm. Añade un coprocesador always-on de 22 nm que descarga Wi-Fi, GNSS y audio en islas de baja potencia, y es la primera plataforma wearable con mensajería de emergencia bidireccional por satélite NB-NTN a través de la red de Skylo (Qualcomm, 20 de agosto de 2025).
• Integración vertical: lidera el S10 de Apple. Mantiene el nodo de 4 nm de TSMC de la generación del S9, pero combina un SiP más fino con integración total de hardware y software: Siri en el dispositivo, Double Tap y notificaciones de apnea del sueño (Apple, septiembre de 2024).

En una frase: la competencia no es por la cifra más grande, sino por cómo reparte cada empresa el recurso más escaso de un smartwatch, la batería. Lo desglosamos a continuación.

Contexto: por qué computar en la muñeca es tan difícil

Un smartwatch es uno de los dispositivos de consumo con el presupuesto energético más estricto. Su batería suele tener entre 300 y 600 mAh, y aun así debe alimentar la pantalla, medir continuamente la frecuencia cardíaca y el oxígeno en sangre, mantener conexiones Bluetooth y LTE, y durar más de un día, a veces varios. La lógica de diseño de un SoC de smartphone no funciona aquí: el rendimiento máximo importa, pero el usuario interactúa activamente con el reloj menos del 10 % del día. El resto del tiempo, el chip está en reposo o con cargas ligeras, y lo que decide la autonomía no es la frecuencia máxima, sino la corriente de fuga, la granularidad del power gating y la rapidez con la que el software duerme los núcleos grandes.

Ahí divergen las tres estrategias. Apple diseña todo el SiP internamente: SoC, memoria, gestión de energía y radio conviven dentro de su propio ecosistema, sin clientes externos. Qualcomm construye una plataforma abierta: convierte el satélite, la localización precisa y el audio de baja potencia en funciones estándar que cualquier marca puede adoptar, y vende diferenciación. Samsung estrena su proceso GAA de 3 nm más avanzado primero en un reloj, acompañado de FO-PLP y ePoP: no solo vende un chip, demuestra la capacidad de proceso y de encapsulado de Samsung Foundry. Entender estas tres rutas es entender toda la competencia en SoC para wearables.

Análisis técnico: las especificaciones clave, frente a frente

Apple S10: el manual de la optimización del producto completo

El S10 se presentó en septiembre de 2024 junto con el Apple Watch Series 10 (Apple), y se reutilizó después en el Series 11, el Watch SE 3 y el Watch Ultra 3 de 2025. Su CPU es un diseño de dos núcleos basado en los núcleos de eficiencia «Sawtooth» del A16 Bionic, fabricado en un nodo de 4 nm de TSMC de la misma generación que el S9, con un Neural Engine de cuatro núcleos y 64 GB de almacenamiento.

La verdadera diferenciación del S10 no está en el número del nodo, sino en el encapsulado y la integración: un SiP más fino permitió que el Series 10 fuera más delgado. Junto con watchOS, el S10 habilita Siri en el dispositivo, que procesa comandos de voz sin conexión; Double Tap, el gesto de juntar dos veces los dedos para responder o desplazar contenido; y las notificaciones de apnea del sueño, que exigen procesar durante toda la noche los datos del acelerómetro y del sensor de oxígeno en sangre para analizarlos con el Neural Engine: la prueba de fuego conjunta de la NPU y de la gestión de energía. La estrategia es transparente: no perseguir la hoja de especificaciones, sino gastar cada milivatio en funciones que el usuario percibe.

Snapdragon W5+ Gen 2: la arquitectura heterogénea de la conectividad y el bajo consumo

Qualcomm anunció el Snapdragon W5 Gen 2 y el W5+ Gen 2 el 20 de agosto de 2025 (nota de prensa de Qualcomm). El SoC principal, de 4 nm, combina cuatro núcleos Cortex-A53 de hasta 1,7 GHz, una GPU Adreno A702 de hasta 1 GHz, memoria LPDDR4 de 2133 MHz con bus de 16 bits y un DSP Hexagon V66K. La versión W5+ añade un coprocesador always-on de 22 nm, con un Cortex-M55 a 250 MHz y una NPU Ethos-U55, además de islas de baja potencia dedicadas a Wi-Fi, GNSS y audio, de modo que el SoC principal puede apagarse por completo durante las tareas en segundo plano.

Su titular más importante es la conectividad: es la primera plataforma wearable con mensajería de emergencia bidireccional por satélite NB-NTN. A través de la red de Skylo, el reloj puede enviar y recibir mensajes de texto de emergencia al aire libre, sin cobertura móvil (Qualcomm, 20 de agosto de 2025). Además, Location ML 3.0 promete mejorar la precisión del GPS hasta en un 50 %, una mejora tangible para corredores y senderistas. Su producto de debut fue el Google Pixel Watch 4. La ruta de Qualcomm está clara: no vende benchmarks, vende diferenciación lista para el lanzamiento: satélite, localización y conectividad en segundo plano siempre activa.

Exynos W1000: la declaración de intenciones del GAA de 3 nm

Samsung presentó el Exynos W1000 el 3 de julio de 2024 (nota de prensa de Samsung), y debutó en los Galaxy Watch7 y Galaxy Watch Ultra. Es el primer chip wearable de 3 nm del mundo, fabricado con el proceso GAA de 3 nm (SF3) de Samsung Foundry. Su CPU combina un Cortex-A78 a 1,6 GHz con cuatro Cortex-A55 a 1,5 GHz; la GPU es una Mali-G68 MP2 y la memoria sube a LPDDR5. Frente al W930 anterior, Samsung declara 3,4 veces más rendimiento de un solo núcleo, 3,7 veces más rendimiento multinúcleo y una apertura de aplicaciones 2,7 veces más rápida.

El encapsulado es el otro gran argumento: FO-PLP (fan-out a nivel de panel) con ePoP, y un SiP con el PMIC —el circuito de gestión de energía— integrado, lo que reduce el volumen y mejora la eficiencia de la alimentación. En conectividad ofrece LTE Cat.4 y un motor de pantalla always-on 2.5D que mantiene visible la esfera con un consumo mínimo. Para Samsung, el W1000 significa más que un reloj: es una demostración pública de que su GAA de 3 nm está listo para productos de consumo en volumen, y el reloj actúa como escaparate de su rendimiento (yield) y su eficiencia.

Chase's Take: el nodo no lo es todo

Desde la doble perspectiva de VLSI y de un MBA, lo más interesante de esta competencia no es la narrativa simplista de «3 nm vence a 4 nm», sino que tres empresas responden a la misma pregunta física con tres lógicas de negocio completamente distintas: ¿en qué debe gastarse cada milivatio de la muñeca?

Primero: liderar el proceso no equivale a liderar la autonomía. El GAA de 3 nm del Exynos W1000 es un hito de fabricación, pero un smartwatch pasa el 90 % del tiempo en reposo. La autonomía la deciden la granularidad del power gating, el diseño del dominio always-on y la capacidad del software para mantener dormidos los núcleos grandes. El proceso fija el techo de eficiencia; la arquitectura y el software deciden cuánto de ese techo se materializa. Los días de batería de un Galaxy Watch nunca han dependido del número del nodo, sino del ajuste de todo el sistema.

Segundo: Qualcomm vende capacidad de diferenciación. La mensajería de emergencia por satélite y un GPS hasta un 50 % más preciso son argumentos que cualquier marca puede imprimir en su publicidad. Para una marca que no diseña su propio chip, el valor del W5+ Gen 2 no está en la frecuencia de sus Cortex-A53, sino en que su producto parezca distinto: la esencia del negocio de plataformas es vender la función que hace ganar al cliente, no tu benchmark.

Tercero: Apple vende el reloj completo. En el papel, el S10 es el menos agresivo de los tres. Pero es el único que diseña SoC, SiP, sistema operativo y algoritmos de sensores como un solo producto. La notificación de apnea del sueño no depende de una CPU más potente, sino de una cadena de procesamiento de señal estable y de bajísimo consumo durante toda la noche: eso es lo que la integración vertical hace tan difícil de copiar.

Las implicaciones para la cadena de suministro son directas: Samsung avala su GAA de 3 nm con un chip wearable, marketing de proceso avanzado en estado puro; Qualcomm anticipa que las redes no terrestres (NTN) pasarán de los teléfonos insignia a todos los wearables; y Apple demuestra que, en wearables, la fosa de la integración vertical es más profunda que el número del nodo.

Implicaciones: tres rutas para el SoC wearable

• La ruta del proceso (Samsung): construir una ventaja generacional de hardware con el nodo y el encapsulado más avanzados (GAA de 3 nm, FO-PLP, ePoP). Es la vía natural para quien posee fábricas y, además, necesita demostrar su capacidad como foundry.
• La ruta de la plataforma (Qualcomm): servir a un ecosistema abierto con arquitectura heterogénea y funciones de conectividad exclusivas (satélite, localización precisa, islas de baja potencia). Es la vía de las marcas que no diseñan chips y necesitan diferenciarse rápido.
• La ruta de la integración (Apple): convertir cada milivatio en una función perceptible mediante la integración vertical de SiP, sistema operativo y algoritmos. Es la vía de un ecosistema cerrado y totalmente controlado.

En el próximo episodio bajaremos del cerebro al corazón del reloj: el front-end analógico (AFE) que lee tu pulso, con las cadenas de señal PPG y ECG, el diseño de los drivers LED y el duelo de propuestas de ADI, TI y ams-Osram.

Preguntas frecuentes

¿Qué chip usa el proceso más avanzado?

El Exynos W1000 de Samsung. Utiliza el proceso GAA de 3 nm (SF3) de Samsung Foundry y, según la información pública disponible hasta octubre de 2026, es el único SoC para smartwatch en producción fabricado en 3 nm; el SoC principal del S10 de Apple y el del Snapdragon W5+ Gen 2 son de 4 nm.

¿Qué plataforma ofrece conexión por satélite?

El Snapdragon W5+ Gen 2. Es la primera plataforma wearable con mensajería de emergencia bidireccional por satélite NB-NTN, a través de la red de Skylo, para comunicarse sin cobertura móvil (Qualcomm, 20 de agosto de 2025). Ni el S10 de Apple ni el Exynos W1000 ofrecen conectividad por satélite.

¿Es el S10 de Apple menos potente?

Sobre el papel, el S10 es menos agresivo que el Exynos W1000, pero la estrategia de Apple es la optimización del producto completo: CPU Sawtooth de dos núcleos, Neural Engine de cuatro núcleos y un SiP más fino, combinados con watchOS para ofrecer Siri en el dispositivo, Double Tap y notificaciones de apnea del sueño. Para el usuario, la completitud de las funciones que percibe importa más que un benchmark.

¿Qué es lo que más influye en la autonomía de un smartwatch?

No es una sola cifra de proceso, sino el resultado conjunto del power gating, el diseño del dominio always-on y la planificación del software. El coprocesador de 22 nm y las islas de baja potencia del W5+ Gen 2, el SiP con PMIC integrado del W1000 y la cadena de señal nocturna del S10 persiguen lo mismo: que los núcleos grandes duerman a fondo el 90 % del tiempo.

Nota: este artículo se basa en información pública divulgada por los fabricantes hasta octubre de 2026; algunas cifras de rendimiento son valores declarados por los propios fabricantes y la experiencia real puede variar según el software y el uso.

📚 Episodio 0 de esta serie: Semiconductores wearables 0: los chips dentro de las gafas Meta y el anillo Oura

📩 Suscríbete a VLSI Korea

Recibe primero en tu correo nuestros análisis diarios de semiconductores. La suscripción es gratuita.

Suscribirme gratis