🆓 Bài viết miễn phí · Bất kỳ ai cũng có thể đọc miễn phí

Nút thắt ẩn của HBM là kiểm tra: bức tường kiểm định sau stack 16 lớp

Tóm tắt 30 giây

Nút thắt thực sự của cuộc đua HBM không phải là bonding — mà là kiểm tra. Chuẩn HBM4 (JEDEC JESD270-4, phê duyệt 16/04/2025) gấp đôi giao diện lên 2.048 bit, mở rộng kênh độc lập lên 32, và nâng stack lên tới 16 lớp và 512Gb (64GB). Phép toán không khoan nhượng: ngay cả với tỷ lệ đạt per-die 99%, stack 12 lớp chỉ đạt 88,6%; ở mức 95%, nó rơi xuống 54%. Vì một die lỗi duy nhất kết án cả stack, việc sàng lọc Known-Good-Die trước khi xếp chồng và kiểm tra toàn bộ sau đó là bắt buộc, và chính thời gian kiểm tra đó ấn định nhịp xuất hàng. Thị trường xác nhận điều đó: Advantest nâng triển vọng thị trường máy kiểm tra 2026 lên 13–14,5 tỷ USD (kết quả 07/2026) và mảng kiểm tra bộ nhớ của Teradyne đạt kỷ lục 212 triệu USD trong Q2 2026. Lợi ích cũng mở ra cho hệ sinh thái kiểm tra Hàn Quốc: Techwing, YC, ISC và Leeno Industrial.

Background: sản xuất hàng loạt đã bắt đầu, và mọi ánh mắt đều hướng vào bonding

Đồng hồ HBM4 đã chạy. SK hynix hoàn tất hệ thống sản xuất hàng loạt HBM4 vào tháng 09/2025 và thông báo trong kết quả Q2 2026 việc bắt đầu xuất hàng với mở rộng trong nửa cuối năm. Samsung tuyên bố vào 12/02/2026 việc bắt đầu sản xuất và xuất hàng thương mại HBM4, với tốc độ ổn định 11,7 Gb/s (so với chuẩn JEDEC 8 Gb/s) và dự báo doanh số HBM tăng hơn ba lần trong 2026. Mẫu HBM4E đã tới vào H1 2026 (SK hynix) và được lên kế hoạch cho H2 2026 (Samsung), với sản xuất đầy đủ vào 2027.

Thế nhưng sự chú ý của thị trường chỉ ở một nơi: TC bonder xếp chồng và gắn các die, với Hanmi Semiconductor là cái tên đại diện — hợp đồng bonder HBM4 với SK hynix trị giá 44,2 tỷ KRW (06/2026) và doanh thu Q2 2026 là 251,1 tỷ KRW. Cần phân biệt rõ một điều: TC bonder là thiết bị bonding (xếp chồng), không phải thiết bị kiểm tra. Dù bonding nhanh đến đâu, nếu năng lực kiểm tra phán đoán stack có tốt hay không không theo kịp, lượng xuất hàng sẽ không tăng. Trong thế hệ HBM4, thứ bị thắt chặt không phải tốc độ gắn, mà là thời gian kiểm tra.

Deep Dive 1: tỷ lệ đạt nhân xuống — bức tường mà 16 lớp dựng lên

Lý do là phép toán. Tỷ lệ đạt của stack là tích của tỷ lệ đạt các die (tính toán của tác giả, theo tỷ lệ đạt per-die giả định):

Tỷ lệ đạt per-die 95% không phải là con số tệ đối với một quy trình DRAM. Nhưng xếp chồng 16 die như vậy, hơn một nửa sản lượng là lỗi. Một gói GPU mang tám stack HBM, nên một lỗi stack bị phát hiện sau khi đóng gói sẽ phá hủy toàn bộ gói tăng tốc giá trị cao. Đó là lý do "xếp trước, kiểm tra sau" không thể áp dụng cho HBM: kiểm tra ở cấp wafer chứng nhận từng die là Known-Good-Die trước khi xếp chồng, và kiểm tra Known-Good-Stack sau khi xếp chồng — chỉ tiếp cận được qua base die — là bắt buộc về cấu trúc.

HBM4 làm cấu trúc khắc nghiệt hơn. Theo JEDEC JESD270-4 (16/04/2025), chiều cao stack là 4, 8, 12 và 16 lớp, với mật độ die 24Gb hoặc 32Gb. Mười sáu die 32Gb tạo thành stack 512Gb (64GB); mười hai die 32Gb tạo thành 384Gb (48GB). Giao diện là 2.048 bit mỗi stack, gấp đôi 1.024 bit của HBM3, và kênh độc lập tăng gấp đôi từ 16 lên 32. Có hơn 20.000 TSV và khoảng 16.148 microbump mỗi stack theo các phân tích ngành (ước tính, không phải thông số đã xác nhận). Nhiều điểm kết nối hơn nghĩa là nhiều mối nối và nhiều hạng mục cần kiểm tra hơn, và với thông số điện áp được chia nhỏ (VDDQ 0,7–0,9V, VDDC 1,0V hoặc 1,05V), việc kiểm tra phải chạy lâu hơn và trong nhiều điều kiện hơn.

Deep Dive 2: kiểm tra dịch chuyển sang trái — và thị trường máy kiểm tra lập kỷ lục

Câu trả lời của ngành là di chuyển kiểm tra lên sớm hơn — một "shift-left". Quy trình chuẩn hiện nay, như các lãnh đạo hãng máy kiểm tra và prober mô tả trên truyền thông kỹ thuật năm 2026, có ba giai đoạn. Đầu tiên, ở cấp wafer, các mạch nội bộ, bộ nhớ lõi và TSV của cả die DRAM lẫn base die logic đều được kiểm tra, và burn-in cấp wafer sàng lọc các lỗi sớm để bảo đảm KGD. Thứ hai, sau khi xếp chồng, toàn bộ stack được kiểm tra qua base die (KGS). Thứ ba là kiểm tra gói cuối cùng. Burn-in không thể nén lại: nó áp dụng ứng suất nhiệt và điện áp kéo dài, nên khi chiều cao stack và hạng mục kiểm tra tăng, thời lượng của nó cũng tăng. Đồng thời, giao diện 2.048 bit với 32 kênh làm phình tài nguyên máy kiểm tra cho mỗi thiết bị và bào mòn tính song song: số thiết bị một máy kiểm tra xử lý cùng lúc.

Các con số thị trường ủng hộ điều đó. Quý đầu tiên của năm tài chính 2026 của Advantest (kết thúc 30/06/2026; công bố 07/2026) đạt doanh thu 367,5 tỷ JPY (+39% YoY) và lợi nhuận hoạt động 189,3 tỷ JPY (+53%). Máy kiểm tra bộ nhớ đóng góp 48 tỷ JPY (+43%), và công ty nâng triển vọng thị trường máy kiểm tra 2026 lên tổng 13–14,5 tỷ USD, với máy kiểm tra bộ nhớ 2,5–3,0 tỷ USD — cao hơn khoảng 19% so với triển vọng tháng 4. Teradyne kể cùng một câu chuyện: trong Q2 2026, tổng doanh thu 1,33 tỷ USD (+103,9%) và kiểm tra bộ nhớ đạt kỷ lục 212 triệu USD, vượt 200 triệu USD trong quý thứ ba liên tiếp, với book-to-bill bộ nhớ trên 2 và dự báo thị trường kiểm tra bộ nhớ 2026 lớn hơn hơn 40% so với 2025. Khi cả hai hãng dẫn đầu máy kiểm tra cùng lập kỷ lục, kiểm tra không còn là phần phụ của back-end.

Deep Dive 3: hệ sinh thái kiểm tra Hàn Quốc — cơ hội ở thiết bị, socket và pin

Nút thắt này đến với hệ sinh thái kiểm tra Hàn Quốc dưới dạng kết quả kinh doanh:

• Techwing (thiết bị kiểm tra chuyên dụng cho HBM): sản phẩm cốt lõi là Cube Prober. Doanh thu Q1 2026 là 52,4 tỷ KRW (+51,4%) và kết quả sơ bộ Q3 2026 là 87,8 tỷ KRW (+110,2%) với lợi nhuận hoạt động 18,0 tỷ KRW (+153%) (công bố 14/10/2026; số liệu sơ bộ). Ngược lại vào 2025, các vấn đề tỷ lệ đạt của HBM4 đã trì hoãn việc áp dụng và lợi nhuận hoạt động giảm 29,6% — doanh thu thiết bị kiểm tra gắn chặt với lịch trình mở rộng của khách hàng.
• YC (máy kiểm tra wafer): doanh thu hợp nhất Q2 2026 khoảng 105 tỷ KRW (+31%) và lợi nhuận hoạt động khoảng 15,1 tỷ KRW (+249%, biên khoảng 14%).
• ISC (socket kiểm tra): doanh thu Q2 2026 là 72,9 tỷ KRW (+41%) và lợi nhuận hoạt động 21,3 tỷ KRW (+55%, biên 29%), với doanh thu liên quan AI là 59,1 tỷ KRW (81% tổng số). Cơ cấu rất quan trọng: 78% phi bộ nhớ so với 22% bộ nhớ — trọng tâm của hãng nằm ở socket kiểm tra cuối và SLT cho bộ tăng tốc AI và CPU máy chủ, không phải bán hàng HBM trực tiếp.
• Leeno Industrial (pin và socket kiểm tra — vật tư tiêu hao): socket và pin mòn theo mỗi lần kiểm tra, nên nhu cầu thay thế đi theo chính khối lượng kiểm tra. Doanh thu H1 2026 là 243,0 tỷ KRW (+27,2%) với lợi nhuận hoạt động 120,8 tỷ KRW (49,7%).

Tóm lại: thiết bị thực hiện kiểm tra toàn bộ (Techwing, YC) nằm trên đường hưởng lợi trực tiếp của chu kỳ capex HBM, trong khi các linh kiện bị tiêu hao trong mỗi lần kiểm tra (ISC, Leeno) cưỡi trên khối lượng kiểm tra. TC bonder của Hanmi không thuộc bức tranh này: nó là thiết bị bonding chia sẻ khách hàng và chu kỳ với hệ sinh thái kiểm tra, không hơn.

Chase's Take: kiểm tra đã chuyển từ cổng chất lượng thành cổng năng lực

Trong phần lớn lịch sử bán dẫn, kiểm tra là trung tâm chi phí lọc lỗi. Trong thế hệ HBM4, vị thế đó đảo ngược: dưới phép toán tỷ lệ đạt dạng nhân, năng lực kiểm tra chính là năng lực xuất hàng. Một stack chưa qua kiểm tra là năng lực không tồn tại. Phép so sánh gần nhất nằm ở phía thiết kế: signoff. Dù một chip được triển khai nhanh đến đâu, nếu không qua được signoff về timing, lịch tape-out dừng ngay tại chỗ. Kiểm tra HBM đang di chuyển đúng vào vị trí đó: nếu một dây chuyền bonding xếp 100.000 stack mỗi tháng nhưng burn-in và KGS chỉ bao phủ 80.000, lượng xuất hàng thực là 80.000. Phần còn lại là tồn kho — và thời gian chờ.

Từ góc nhìn Hàn Quốc, câu hỏi thú vị hơn là hình thức của lợi ích. Thiết bị là canh bạc có phương sai cao vào lịch trình mở rộng của khách hàng. Socket và pin thì khác: là vật tư tiêu hao mòn đi chừng nào khối lượng kiểm tra còn tồn tại, chúng hành xử ít giống canh bạc chu kỳ có hướng và nhiều giống doanh thu lặp lại gắn với khối lượng. Biên lợi nhuận hoạt động của Leeno quanh 50% và tỷ trọng doanh thu AI 81% của ISC là cấu trúc đó bằng con số. Điểm yếu cũng rõ ràng không kém: như đợt sụt giảm 2025 của Techwing cho thấy, kết quả của các hãng thiết bị kiểm tra Hàn Quốc gắn chặt với lịch trình tỷ lệ đạt và sản xuất của một số ít khách hàng.

Implications

• Phân bổ capex bộ nhớ đang dịch chuyển: với đợt mở rộng HBM4 trong H2 2026, máy kiểm tra, prober và năng lực burn-in sẽ chiếm tỷ trọng đầu tư lớn hơn. Việc Advantest nâng triển vọng máy kiểm tra bộ nhớ 19% chỉ trong một quý là tín hiệu sớm.
• Thời gian chờ nay được ấn định ở nơi khác: đánh giá thời gian chờ cung ứng HBM chỉ bằng lượng giao bonder không còn đủ. Năng lực kiểm tra — burn-in cấp wafer và kiểm tra KGS trên hết — quyết định tốc độ xuất hàng thực tế.
• Cửa sổ định giá lại cho chuỗi cung ứng Hàn Quốc: Techwing và YC gắn trực tiếp với HBM; ISC và Leeno gắn với khối lượng kiểm tra AI. Hai động cơ tăng trưởng khác nhau nay cùng tồn tại trong hệ sinh thái kiểm tra Hàn Quốc, kèm lưu ý về số liệu sơ bộ (Q3 của Techwing) và ghi nhận doanh thu hằng quý không đều (YC).
• Thế hệ tiếp theo còn khắc nghiệt hơn: với sản xuất đầy đủ HBM4E nhắm tới 2027 và các mẫu HBM tùy chỉnh được lên kế hoạch cho 2027, base die mang nhiều logic hơn và các hạng mục kiểm tra nhân lên thêm nữa. Nút thắt kiểm tra không phải là hiện tượng của riêng một thế hệ HBM4; nó là biến cấu trúc tăng cường qua mỗi thế hệ.

Ghi chú: một số con số trong bài — triển vọng thị trường và phép tính tỷ lệ đạt — đến từ các phân tích ngành công khai và trình bày kết quả của doanh nghiệp; các số liệu sơ bộ được ghi rõ như vậy trong văn bản.

FAQ

Q1. Vì sao kiểm tra trở thành nút thắt trong HBM? Vì tỷ lệ đạt của stack là tích của tỷ lệ đạt các die. Ngay cả ở mức 99% per-die, stack 12 lớp chỉ đạt 88,6%; ở 95%, nó rơi xuống khoảng 54%. Một die lỗi duy nhất có thể kết án cả stack, nên sàng lọc KGD trước khi xếp chồng và kiểm tra toàn bộ sau đó là bắt buộc, và chính thời gian kiểm tra đó ấn định nhịp xuất hàng.

Q2. Sự khác biệt giữa kiểm tra KGD và KGS là gì? Kiểm tra KGD (Known-Good-Die) xác minh ở cấp wafer, trước khi xếp chồng, rằng từng die riêng lẻ là tốt, dùng burn-in cấp wafer để loại bỏ lỗi sớm. Kiểm tra KGS (Known-Good-Stack) chạy sau khi xếp chồng và kiểm tra toàn bộ stack qua base die. Vì phần trong của stack HBM4 chỉ tiếp cận được qua base die, cả hai giai đoạn đều cần thiết.

Q3. TC bonder của Hanmi Semiconductor có phải cũng là thiết bị kiểm tra không? Không. TC bonder (ép nhiệt) là thiết bị bonding (xếp chồng) gắn các die — không phải thiết bị kiểm tra. Doanh thu Q2 2026 của Hanmi (251,1 tỷ KRW) và hợp đồng cung cấp bonder TC cho HBM4 với SK hynix trị giá 44,2 tỷ KRW (06/2026) báo hiệu việc mở rộng năng lực bonding, không phải kiểm tra.

Q4. Những công ty Hàn Quốc nào hưởng lợi trực tiếp từ kiểm tra HBM? Về thiết bị, Techwing (Cube Prober chuyên dụng cho kiểm tra HBM) và YC (máy kiểm tra wafer bộ nhớ) liên kết trực tiếp với HBM. ISC và Leeno cung cấp socket và pin kiểm tra — vật tư tiêu hao — và với ISC, sản phẩm phi bộ nhớ chiếm 78% doanh thu Q2 2026, nên cần phân biệt bên hưởng lợi trực tiếp và bên gắn với khối lượng.

Sources

• Chuẩn JEDEC HBM4 (JESD270-4) (16/04/2025): https://www.jedec.org
• Phân tích kỹ thuật shift-left trong kiểm tra HBM (2026): https://semiengineering.com/hbm-shifts-testing-left-to-preserve-ai-chip-yield/
• Advantest, kết quả Q1 năm tài chính 2026 (07/2026): https://www.advantest.com
• Teradyne, kết quả Q2 2026 (07/2026): https://www.teradyne.com
• Samsung Electronics, thông báo sản xuất HBM4 (12/02/2026): https://news.samsung.com
• SK hynix, kết quả Q2 2026: https://www.skhynix.com

📩 Đăng ký bản tin VLSI Korea

Nhận phân tích bán dẫn chuyên sâu mỗi ngày qua email trước tiên. Đăng ký miễn phí.

Đăng ký miễn phí