VLSI Wiki
Contents:
  1. CEVA DSP IP
    1. 1. Definition: What is CEVA DSP IP?
    2. 2. Components and Operating Principles
      1. 2.1 Processor Core
      2. 2.2 Memory Architecture
      3. 2.3 Interface
      4. 2.4 Software Support
    3. 3. Related Technologies and Comparison
    4. 4. References
    5. 5. One-line Summary

CEVA DSP IP

1. Definition: What is CEVA DSP IP?

CEVA DSP IP๋Š” ๋””์ง€ํ„ธ ์‹ ํ˜ธ ์ฒ˜๋ฆฌ(Digital Signal Processing, DSP)๋ฅผ ์œ„ํ•œ ๊ณ ์„ฑ๋Šฅ ํ”„๋กœ์„ธ์„œ ์•„ํ‚คํ…์ฒ˜๋กœ, ์ฃผ๋กœ ๋ชจ๋ฐ”์ผ ๋ฐ ์ž„๋ฒ ๋””๋“œ ์‹œ์Šคํ…œ์—์„œ ์˜ค๋””์˜ค, ๋น„๋””์˜ค, ์ด๋ฏธ์ง€ ์ฒ˜๋ฆฌ์™€ ๊ฐ™์€ ๋‹ค์–‘ํ•œ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์— ์‚ฌ์šฉ๋ฉ๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ํšจ์œจ์ ์ธ ์ „๋ ฅ ์†Œ๋น„์™€ ๋†’์€ ์„ฑ๋Šฅ์„ ๋™์‹œ์— ์ œ๊ณตํ•˜์—ฌ, ์ตœ์‹  VLSI ์‹œ์Šคํ…œ์— ํ•„์ˆ˜์ ์ธ ์š”์†Œ๋กœ ์ž๋ฆฌ์žก๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ์ด ๊ธฐ์ˆ ์€ ํŠนํžˆ ์‹ค์‹œ๊ฐ„ ์ฒ˜๋ฆฌ ์š”๊ตฌ ์‚ฌํ•ญ์ด ๋†’์€ ํ™˜๊ฒฝ์—์„œ ์ค‘์š”ํ•˜๋ฉฐ, ๋‹ค์–‘ํ•œ ํ”„๋กœํ† ์ฝœ ๋ฐ ์•Œ๊ณ ๋ฆฌ์ฆ˜์„ ์ง€์›ํ•˜์—ฌ ์œ ์—ฐ์„ฑ์„ ๊ทน๋Œ€ํ™”ํ•ฉ๋‹ˆ๋‹ค.

CEVA DSP IP๋Š” ํ•˜๋“œ์›จ์–ด ๊ฐ€์†๊ธฐ์™€ ์†Œํ”„ํŠธ์›จ์–ด ๋ผ์ด๋ธŒ๋Ÿฌ๋ฆฌ๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ์–ด, ๊ฐœ๋ฐœ์ž๋Š” ํŠน์ • ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์— ๋งž๊ฒŒ ์ตœ์ ํ™”๋œ ์†”๋ฃจ์…˜์„ ๊ตฌ์ถ•ํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค. ์ด ๊ธฐ์ˆ ์€ ๋‹ค์–‘ํ•œ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์— ๋งž๋Š” ์—ฌ๋Ÿฌ ๊ฐ€์ง€ ๊ตฌ์„ฑ ์š”์†Œ๋ฅผ ์ œ๊ณตํ•˜๋ฉฐ, ํŠนํžˆ ๋จธ์‹  ๋Ÿฌ๋‹, ์Œ์„ฑ ์ธ์‹, ์ด๋ฏธ์ง€ ์ธ์‹ ๋“ฑ์˜ ๋ถ„์•ผ์—์„œ ์ ์  ๋” ๋งŽ์€ ์ฃผ๋ชฉ์„ ๋ฐ›๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ๋˜ํ•œ ๋†’์€ ํด๋ก ์ฃผํŒŒ์ˆ˜์™€ ๋‚ฎ์€ ์ „๋ ฅ ์†Œ๋ชจ๋ฅผ ํ†ตํ•ด, ์„ฑ๋Šฅ๊ณผ ํšจ์œจ์„ฑ์„ ๋™์‹œ์— ๋‹ฌ์„ฑํ•  ์ˆ˜ ์žˆ๋„๋ก ์„ค๊ณ„๋˜์—ˆ์Šต๋‹ˆ๋‹ค.

์ด๋Ÿฌํ•œ ํŠน์„ฑ ๋•๋ถ„์— CEVA DSP IP๋Š” ์Šค๋งˆํŠธํฐ, IoT ์žฅ์น˜, ์ž์œจ์ฃผํ–‰์ฐจ ๋“ฑ ๋‹ค์–‘ํ•œ ์‚ฐ์—… ๋ถ„์•ผ์—์„œ ์ค‘์š”ํ•œ ์—ญํ• ์„ ํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ํŠนํžˆ, ์ด ๊ธฐ์ˆ ์€ ๋ณต์žกํ•œ ์•Œ๊ณ ๋ฆฌ์ฆ˜์„ ์‹ ์†ํ•˜๊ฒŒ ์ฒ˜๋ฆฌํ•  ์ˆ˜ ์žˆ๋Š” ๋Šฅ๋ ฅ์„ ๊ฐ–์ถ”๊ณ  ์žˆ์–ด, ์‹ค์‹œ๊ฐ„ ๋ฐ์ดํ„ฐ ์ฒ˜๋ฆฌ์˜ ํ•„์š”์„ฑ์ด ์žˆ๋Š” ํ˜„๋Œ€์˜ ๋‹ค์–‘ํ•œ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์— ์ ํ•ฉํ•ฉ๋‹ˆ๋‹ค. CEVA DSP IP์˜ ์‚ฌ์šฉ์€ ๊ฐœ๋ฐœ์ž์—๊ฒŒ ๋” ๋†’์€ ์ˆ˜์ค€์˜ ์œ ์—ฐ์„ฑ๊ณผ ์„ฑ๋Šฅ์„ ์ œ๊ณตํ•˜๋ฉฐ, ์ด๋Š” ๊ฒฐ๊ณผ์ ์œผ๋กœ ์ œํ’ˆ์˜ ๊ฒฝ์Ÿ๋ ฅ์„ ๋†’์ด๋Š” ๋ฐ ๊ธฐ์—ฌํ•ฉ๋‹ˆ๋‹ค.

2. Components and Operating Principles

CEVA DSP IP์˜ ๊ตฌ์„ฑ ์š”์†Œ ๋ฐ ์ž‘๋™ ์›๋ฆฌ๋Š” ๋‹ค์Œ๊ณผ ๊ฐ™์ด ์„ธ๋ถ„ํ™”๋  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ๊ธฐ๋ณธ์ ์œผ๋กœ ํ”„๋กœ์„ธ์„œ ์ฝ”์–ด, ๋ฉ”๋ชจ๋ฆฌ ์•„ํ‚คํ…์ฒ˜, ์ธํ„ฐํŽ˜์ด์Šค, ๊ทธ๋ฆฌ๊ณ  ์†Œํ”„ํŠธ์›จ์–ด ์ง€์›์œผ๋กœ ์ด๋ฃจ์–ด์ ธ ์žˆ์Šต๋‹ˆ๋‹ค. ๊ฐ ๊ตฌ์„ฑ ์š”์†Œ๋Š” ๊ณ ์œ ํ•œ ๊ธฐ๋Šฅ์„ ์ˆ˜ํ–‰ํ•˜๋ฉฐ, ์„œ๋กœ ๊ธด๋ฐ€ํ•˜๊ฒŒ ์ƒํ˜ธ์ž‘์šฉํ•˜์—ฌ ์ „์ฒด ์‹œ์Šคํ…œ์˜ ์„ฑ๋Šฅ์„ ๊ทน๋Œ€ํ™”ํ•ฉ๋‹ˆ๋‹ค.

2.1 Processor Core

CEVA DSP IP์˜ ํ•ต์‹ฌ์€ ๊ณ ์„ฑ๋Šฅ DSP ํ”„๋กœ์„ธ์„œ ์ฝ”์–ด์ž…๋‹ˆ๋‹ค. ์ด ์ฝ”์–ด๋Š” SIMD(Single Instruction, Multiple Data) ์•„ํ‚คํ…์ฒ˜๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœ ํ•˜์—ฌ, ๋ณ‘๋ ฌ ์ฒ˜๋ฆฌ๋ฅผ ํ†ตํ•ด ๋ฐ์ดํ„ฐ ์ฒ˜๋ฆฌ ์†๋„๋ฅผ ๋†’์ž…๋‹ˆ๋‹ค. ๋˜ํ•œ, ํ”„๋กœ์„ธ์„œ ์ฝ”์–ด๋Š” ๋‹ค์–‘ํ•œ ๋ฐ์ดํ„ฐ ์œ ํ˜•์„ ์ง€์›ํ•˜๋ฉฐ, ๋ณต์žกํ•œ ์ˆ˜ํ•™์  ์—ฐ์‚ฐ์„ ํšจ์œจ์ ์œผ๋กœ ์ˆ˜ํ–‰ํ•  ์ˆ˜ ์žˆ๋Š” ALU(Arithmetic Logic Unit)๋ฅผ ํฌํ•จํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ์ด๋ฅผ ํ†ตํ•ด CEVA DSP IP๋Š” ๊ณ ์† ๋ฐ์ดํ„ฐ ์ŠคํŠธ๋ฆผ์„ ์ฒ˜๋ฆฌํ•˜๋Š” ๋ฐ ํ•„์š”ํ•œ ์—ฐ์‚ฐ ์„ฑ๋Šฅ์„ ์ œ๊ณตํ•ฉ๋‹ˆ๋‹ค.

2.2 Memory Architecture

๋ฉ”๋ชจ๋ฆฌ ์•„ํ‚คํ…์ฒ˜๋Š” CEVA DSP IP์˜ ๋˜ ๋‹ค๋ฅธ ์ค‘์š”ํ•œ ๊ตฌ์„ฑ ์š”์†Œ์ž…๋‹ˆ๋‹ค. ์ด ์•„ํ‚คํ…์ฒ˜๋Š” ๋ฐ์ดํ„ฐ ์ ‘๊ทผ ์†๋„๋ฅผ ์ตœ์ ํ™”ํ•˜๊ธฐ ์œ„ํ•ด ๋‹ค์–‘ํ•œ ๋ ˆ๋ฒจ์˜ ์บ์‹œ ๋ฉ”๋ชจ๋ฆฌ๋ฅผ ํฌํ•จํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ๋ฉ”๋ชจ๋ฆฌ ๊ณ„์ธต ๊ตฌ์กฐ๋Š” ๋ฐ์ดํ„ฐ ์ „์†ก ๋Œ€์—ญํญ์„ ์ฆ๊ฐ€์‹œํ‚ค๊ณ , ๋ฉ”๋ชจ๋ฆฌ ์ ‘๊ทผ ์ง€์—ฐ ์‹œ๊ฐ„์„ ์ตœ์†Œํ™”ํ•˜์—ฌ ์ „๋ฐ˜์ ์ธ ์‹œ์Šคํ…œ ์„ฑ๋Šฅ์„ ํ–ฅ์ƒ์‹œํ‚ต๋‹ˆ๋‹ค. ๋˜ํ•œ, CEVA DSP IP๋Š” ๋ฉ”๋ชจ๋ฆฌ ๊ด€๋ฆฌ ๊ธฐ๋Šฅ์„ ํ†ตํ•ด ๋™์  ๋ฉ”๋ชจ๋ฆฌ ํ• ๋‹น ๋ฐ ํ•ด์ œ๋ฅผ ์ง€์›ํ•˜์—ฌ, ๋ฉ”๋ชจ๋ฆฌ ์‚ฌ์šฉ์˜ ํšจ์œจ์„ฑ์„ ๋†’์ž…๋‹ˆ๋‹ค.

2.3 Interface

CEVA DSP IP๋Š” ๋‹ค์–‘ํ•œ ์™ธ๋ถ€ ์žฅ์น˜์™€์˜ ์—ฐ๊ฒฐ์„ ์ง€์›ํ•˜๋Š” ์—ฌ๋Ÿฌ ์ธํ„ฐํŽ˜์ด์Šค๋ฅผ ์ œ๊ณตํ•ฉ๋‹ˆ๋‹ค. ์ด๋Ÿฌํ•œ ์ธํ„ฐํŽ˜์ด์Šค๋Š” SPI, I2C, UART ๋“ฑ๊ณผ ๊ฐ™์€ ํ‘œ์ค€ ํ”„๋กœํ† ์ฝœ์„ ํฌํ•จํ•˜์—ฌ, ์™ธ๋ถ€ ์„ผ์„œ ๋ฐ ์•ก์ถ”์—์ดํ„ฐ์™€์˜ ํ†ต์‹ ์„ ์šฉ์ดํ•˜๊ฒŒ ํ•ฉ๋‹ˆ๋‹ค. ์ด๋ฅผ ํ†ตํ•ด CEVA DSP IP๋Š” ๋‹ค์–‘ํ•œ ์‘์šฉ ํ”„๋กœ๊ทธ๋žจ์—์„œ์˜ ํ†ตํ•ฉ์„ ์ง€์›ํ•˜๋ฉฐ, ์‹œ์Šคํ…œ์˜ ์œ ์—ฐ์„ฑ์„ ๋†’์ž…๋‹ˆ๋‹ค.

2.4 Software Support

CEVA DSP IP๋Š” ์†Œํ”„ํŠธ์›จ์–ด ๊ฐœ๋ฐœ ํ‚คํŠธ(SDK)์™€ ๋ผ์ด๋ธŒ๋Ÿฌ๋ฆฌ๋ฅผ ์ œ๊ณตํ•˜์—ฌ ๊ฐœ๋ฐœ์ž๊ฐ€ DSP ์•Œ๊ณ ๋ฆฌ์ฆ˜์„ ์‰ฝ๊ฒŒ ๊ตฌํ˜„ํ•  ์ˆ˜ ์žˆ๋„๋ก ๋•์Šต๋‹ˆ๋‹ค. ์ด SDK๋Š” ๋‹ค์–‘ํ•œ DSP ๊ธฐ๋Šฅ์„ ์ง€์›ํ•˜๋ฉฐ, ์•Œ๊ณ ๋ฆฌ์ฆ˜ ์ตœ์ ํ™” ๋„๊ตฌ๋ฅผ ํฌํ•จํ•˜์—ฌ, ์„ฑ๋Šฅ์„ ๊ทน๋Œ€ํ™”ํ•  ์ˆ˜ ์žˆ๋Š” ํ™˜๊ฒฝ์„ ์ œ๊ณตํ•ฉ๋‹ˆ๋‹ค. ๋˜ํ•œ, CEVA DSP IP๋Š” ๋จธ์‹  ๋Ÿฌ๋‹ ๋ฐ AI ์•Œ๊ณ ๋ฆฌ์ฆ˜์„ ์œ„ํ•œ ํŠนํ™”๋œ ๋ผ์ด๋ธŒ๋Ÿฌ๋ฆฌ๋„ ์ œ๊ณตํ•˜์—ฌ, ์ตœ์‹  ๊ธฐ์ˆ  ํŠธ๋ Œ๋“œ์— ๋ถ€ํ•ฉํ•˜๋Š” ๊ฐœ๋ฐœ ํ™˜๊ฒฝ์„ ์กฐ์„ฑํ•ฉ๋‹ˆ๋‹ค.

CEVA DSP IP๋Š” ์—ฌ๋Ÿฌ ์œ ์‚ฌ ๊ธฐ์ˆ  ๋ฐ ๋ฐฉ๋ฒ•๋ก ๊ณผ ๋น„๊ตํ•  ๋•Œ ๋ช‡ ๊ฐ€์ง€ ๋‘๋“œ๋Ÿฌ์ง„ ํŠน์ง•๊ณผ ์žฅ์ ์„ ๊ฐ€์ง€๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. ์˜ˆ๋ฅผ ๋“ค์–ด, ARM Cortex-M ์‹œ๋ฆฌ์ฆˆ์™€ ๋น„๊ตํ•  ๋•Œ, CEVA DSP IP๋Š” DSP ์ „์šฉ ์•„ํ‚คํ…์ฒ˜๋กœ ์„ค๊ณ„๋˜์–ด ์žˆ์–ด, ์‹ ํ˜ธ ์ฒ˜๋ฆฌ ์ž‘์—…์—์„œ ๋” ๋†’์€ ์„ฑ๋Šฅ์„ ๋ฐœํœ˜ํ•ฉ๋‹ˆ๋‹ค. ARM ์•„ํ‚คํ…์ฒ˜๋Š” ๋ฒ”์šฉ ํ”„๋กœ์„ธ์„œ๋กœ ๋‹ค์–‘ํ•œ ์ž‘์—…์„ ์ˆ˜ํ–‰ํ•  ์ˆ˜ ์žˆ์ง€๋งŒ, DSP ์ „์šฉ ์ž‘์—…์—์„œ๋Š” CEVA DSP IP๊ฐ€ ๋” ํšจ์œจ์ ์ž…๋‹ˆ๋‹ค.

๋˜ํ•œ, TI์˜ C6000 DSP์™€ ๋น„๊ตํ•  ๋•Œ CEVA DSP IP๋Š” ์ „๋ ฅ ์†Œ๋น„ ์ธก๋ฉด์—์„œ ์šฐ์ˆ˜ํ•œ ์„ฑ๋Šฅ์„ ๋ณด์ž…๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ์ „๋ ฅ ํšจ์œจ์„ฑ์„ ๊ทน๋Œ€ํ™”ํ•˜๊ธฐ ์œ„ํ•ด ์ตœ์ ํ™”๋œ ์•„ํ‚คํ…์ฒ˜๋ฅผ ์ฑ„ํƒํ•˜๊ณ  ์žˆ์œผ๋ฉฐ, ์ด๋Š” ๋ฐฐํ„ฐ๋ฆฌ ๊ตฌ๋™ ์žฅ์น˜์—์„œ ํŠนํžˆ ์ค‘์š”ํ•œ ์š”์†Œ์ž…๋‹ˆ๋‹ค. ๋ฐ˜๋ฉด, TI์˜ C6000 DSP๋Š” ๋†’์€ ์„ฑ๋Šฅ์„ ์ œ๊ณตํ•˜์ง€๋งŒ, ์ „๋ ฅ ์†Œ๋ชจ๊ฐ€ ์ƒ๋Œ€์ ์œผ๋กœ ๋” ๋†’์€ ๊ฒฝํ–ฅ์ด ์žˆ์Šต๋‹ˆ๋‹ค.

CEVA DSP IP๋Š” ๋˜ํ•œ Qualcomm์˜ Hexagon DSP์™€๋„ ๋น„๊ตํ•  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค. Hexagon DSP๋Š” ๋ชจ๋ฐ”์ผ ๊ธฐ๊ธฐ์—์„œ์˜ ๋ฉ€ํ‹ฐ๋ฏธ๋””์–ด ์ฒ˜๋ฆฌ์— ๊ฐ•์ ์„ ๋ณด์ด์ง€๋งŒ, CEVA DSP IP๋Š” ๋” ๋‹ค์–‘ํ•œ DSP ์•Œ๊ณ ๋ฆฌ์ฆ˜์„ ์ง€์›ํ•˜๊ณ , ๋” ์œ ์—ฐํ•œ ๊ฐœ๋ฐœ ํ™˜๊ฒฝ์„ ์ œ๊ณตํ•ฉ๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ๋‹ค์–‘ํ•œ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์— ๋งž์ถคํ˜• ์†”๋ฃจ์…˜์„ ์ œ๊ณตํ•  ์ˆ˜ ์žˆ๋Š” ๋Šฅ๋ ฅ์„ ๊ฐ–์ถ”๊ณ  ์žˆ์–ด, ํŠน์ • ์š”๊ตฌ ์‚ฌํ•ญ์— ๋งž๋Š” ์ตœ์ ์˜ ์„ ํƒ์ด ๋  ์ˆ˜ ์žˆ์Šต๋‹ˆ๋‹ค.

์ด๋Ÿฌํ•œ ๋น„๊ต๋ฅผ ํ†ตํ•ด CEVA DSP IP์˜ ์žฅ์ ์€ ๋ช…ํ™•ํ•˜๊ฒŒ ๋“œ๋Ÿฌ๋‚˜๋ฉฐ, ์ด๋Š” ๋‹ค์–‘ํ•œ ์‚ฐ์—… ๋ถ„์•ผ์—์„œ์˜ ์ฑ„ํƒ์„ ์ด‰์ง„ํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค. CEVA DSP IP๋Š” ํŠนํžˆ ๊ณ ์„ฑ๋Šฅ, ์ €์ „๋ ฅ, ๊ทธ๋ฆฌ๊ณ  ์œ ์—ฐ์„ฑ์„ ์š”๊ตฌํ•˜๋Š” ํ˜„๋Œ€์˜ ๋””์ง€ํ„ธ ์‹ ํ˜ธ ์ฒ˜๋ฆฌ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์—์„œ ์ค‘์š”ํ•œ ์—ญํ• ์„ ์ˆ˜ํ–‰ํ•˜๊ณ  ์žˆ์Šต๋‹ˆ๋‹ค.

4. References

  • CEVA, Inc.
  • IEEE Signal Processing Society
  • International Society for Optics and Photonics (SPIE)
  • VLSI Design Conference
  • ACM Transactions on Embedded Computing Systems

5. One-line Summary

CEVA DSP IP๋Š” ๊ณ ์„ฑ๋Šฅ ๋””์ง€ํ„ธ ์‹ ํ˜ธ ์ฒ˜๋ฆฌ๋ฅผ ์œ„ํ•œ ํšจ์œจ์ ์ธ ํ”„๋กœ์„ธ์„œ ์•„ํ‚คํ…์ฒ˜๋กœ, ๋‹ค์–‘ํ•œ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์—์„œ ์„ฑ๋Šฅ๊ณผ ์ „๋ ฅ ํšจ์œจ์„ฑ์„ ๋™์‹œ์— ์ œ๊ณตํ•˜๋Š” ์†”๋ฃจ์…˜์ž…๋‹ˆ๋‹ค.