新鮮人該去哪：設計、驗證、PD的現實比較

30秒摘要

• 門開得最寬的是驗證（DV）。IC/ASIC專案時間平均55%花在verification（Wilson Research Group，Siemens EDA彙整）。設計人力原地踏步時，驗證人力2007–2020年每年平均成長6.8%。
• 新鮮人起薪三個職種幾乎一樣。韓國基準三星電子DS約5,500萬韓元、SK海力士約5,400萬韓元（底薪，社群彙整）。決定第1年總薪酬的不是職種，是公司的獎金結構。
• 競爭的本質不是職種，是關卡。三星2026年下半年公招集團約1萬人規模，DS預計吸收約4,500人（每日經濟）。GSAT考生上看8萬–10萬人——選職種之前，先過濾波器。
• 5年後分岔的點是技能天花板。RTL設計往架構師，驗證往方法學／形式驗證領導，PD往時序收斂、實作負責人。看美國公開招聘區間（Apple、Synopsys，雇主公開），三條track在senior區間都到20萬美元級base。
• 核心訊息：入口是運氣，學習順序是選擇。從DV進去就在旁邊寫RTL，從PD進去就讀RTL。不管從哪扇門進，不守從前端到後端的順序，10年後活不下來。

前言：對「該做什麼」這個問題的誠實回答

求職者最常問的問題：「設計、驗證、PD該選哪個？」答案意外簡單：現在三個隨便——從開著的門進去。然後進去之後守順序。

這話聽起來可能很冷。但看數字就懂了。做一顆晶片的專案時間一半以上花在驗證。學生卻只盯著「設計」兩個字。想做RTL設計的人很多，卻不知道負責把設計打破、證明的驗證人力有多缺。供需落差——就是這篇文章的起點。

這篇文章把三個職種並排比較：招聘規模、競爭率、起薪、技能天花板、5年後職涯弧線、工作生活平衡。以韓國市場為基準，可驗證的數字都標來源。最後給不管從哪扇門進都通用的playbook。「從前段學起」系列第五篇。

Deep Dive：5個事件

Episode 1. 招聘規模 —— 驗證的門最寬

先看數字。Wilson Research Group的IC/ASIC Functional Verification Trend Report（Siemens EDA贊助，業界標準調查）指出，IC/ASIC專案總時間花在verification的比重，2016年55%、2018年53%，10幾年來都超過一半。設計工程師本人工作時間的47%也花在verification（2020年統計）。人力趨勢最關鍵：2007–2020年間，IC/ASIC設計工程師需求年均只成長約3%，驗證工程師需求年均成長6.8%，快兩倍以上。

這怎麼翻譯成招聘公告？看晶片公司一個團隊的人力配置：1個RTL設計師配2個驗證工程師的結構很常見。需要「打破並證明」的人，比「做出來」的人更多。2024年調查first silicon success rate 14%，20年來最低——晶片一次做不出來，驗證身價更高。

韓國市場呢？2026年下半年三星公招是最直接的例子。三星20家關係企業預計最多1萬人規模新鮮人招聘，其中近一半約4,500人由三星電子DS部門吸收（每日經濟，2026年10月報導）。DS裡面設計、驗證、PD、製程都有，但結構上驗證跟PD（implementation）這邊的職缺比設計寬。設計是少數精銳，驗證、PD是人海戰——這是fabless跟設計服務業的常識。

設計服務業也看看。Harman Connected Services（HCS）韓國法人約230人規模，在三星SoC的AP、automotive、modem專案做驗證跟PI/PD（官方招聘公告基準）。SEMIFIVE、ADTechnology、Gaonchips這些國內設計公司投片量增加，驗證、PD人力持續在招。新鮮人進晶片設計業的現實路線，比想像中靠近這邊。

整理：以職缺（headcount）為基準，DV ＞ PD ＞ RTL設計。「想做設計」的心情我懂，但市場開的門，驗證這邊比較寬是事實。

Episode 2. 起薪比較 —— 職種間差距比想像小

2026年韓國基準，三個職種新鮮人起薪差距不大。大企業（三星電子DS、SK海力士）基準底薪約5,400萬–5,500萬韓元。三星電子DS約5,500萬韓元、SK海力士約5,400萬韓元，Micron Korea這種外資R&D也是5,400萬韓元級，社群這樣彙整（Naver求職社群、部落格彙整，非公司官方發布）。

重點不是底薪，是第1年總薪酬。社群彙整基準，三星電子DS新鮮人第1年預估總年薪8,500萬–9,500萬韓元，SK海力士估1億1,000萬–1億5,000萬韓元（yeon0720.tistory.com，2026年整理）。差距來自獎金結構，不是職種。三星OPI有年薪50%上限，SK海力士2025年9月勞資協議把PS上限完全廢除。同樣掛「驗證工程師」，進哪家公司比起薪重要。

看美國就看到職種的天花板。edu.vlsi.kr年薪依據頁面收集的employer-disclosed（雇主公開）招聘區間：

• RTL設計：Apple ASIC Design and Integration Engineer，年base 184,700–324,800 USD。Synopsys Senior Staff RTL Design Engineer（LPDDR PHY），138,000–208,000 USD。
• Physical Design：Apple SoC Physical Design Engineer（Power Delivery），165,800–292,400 USD。Apple CPU Implementation Silicon Correlation Engineer，181,100–318,400 USD。
• STA：Synopsys R&D Principal Engineer（Static Timing Analysis），191,000–286,000 USD。

三條track在senior區間base都到20萬美元中段–30萬美元。也就是說錢的天花板是級別跟公司定的，不是職種。「PD比較賺」或「設計最受禮遇」，至少在全球市場數據裡依據薄弱。新鮮人時別想用職種玩薪資遊戲，先選公司。

Episode 3. 競爭的現實 —— 職種選擇之前，先過關卡

看三星電子公招的數字。2026年下半年基準，書面審查按招聘目標8–10倍篩GSAT考生，GSAT按面試名額2–3倍篩（每日經濟報導）。下半年GSAT考生上看8萬–10萬人。熱門職種競爭率破100:1，整體平均也傳30–50:1（求職社群估計——非官方發布）。

這裡一個冷靜的事實：GSAT不分職種。應徵設計、驗證、PD，都要先過書面跟GSAT同一個濾波器。「驗證競爭率低所以簡單」只對一半。職種職缺數有差，但三星公招第一關跟職種無關。真正的職種競爭從面試開始。

面試三個職種問的完全不一樣。RTL設計面試看digital logic跟microarchitecture思維——blocking vs non-blocking、FSM設計、pipeline hazard這類。驗證面試看「怎麼打破」——coverage closure策略、UVM測試平台結構、constrained random的極限。PD面試看PPA取捨手感——floorplan對時序的影響、CTS skew管理、IR drop應對。edu.vlsi.kr面試題庫（interviews頁面）有RTL2GDS、STA、RTL設計、驗證、DFT、類比、製程職種的技術面試題3,600題公開。應徵前先測自己答得出哪類題，是最快的職種適配診斷。

fabless跟設計公司又不一樣。這裡沒有GSAT這種濾波器，直接技術面試。但看作品集。RTL設計應徵者就看GitHub上的RISC-V核心或FPGA專案，驗證應徵者看UVM測試平台或cocotb驗證環境，PD應徵者看OpenROAD/OpenLane跑的P&R結果。公司跟新鮮人買的不是「潛力」是「證據」，三個職種都一樣。

Episode 4. 5年後 —— 在哪分岔

5年資歷，三個職種的職涯弧線這樣分岔。

RTL設計 → 架構師track。5年後的設計工程師畫microarchitecture、寫spec，往決定「做什麼」的那邊去。天花板最高——SoC架構師、fellow級。但位子少，一個專案架構師一兩個，剩下當block owner。設計的風險是「精銳少數」結構：難進，往上更窄。

驗證（DV） → 方法學領導track。5年後的驗證工程師是制定UVM方法學、形式驗證、coverage簽核標準的人。驗證的強項是可移動性：驗證方法不挑公司不挑專案——今天驗證記憶體控制器的人，明天能驗證AI加速器。疊上formal、emulation、PSS（Portable Stimulus）這種specialty身價就漲。2024年first silicon success 14%這數字說的：「守住投片的驗證lead」市場價值一直漲。

PD → 實作／STA負責人track。5年後的PD工程師是為時序收斂負責的人。從佈局規劃、CTS、繞線到實體驗證——晶片真正做出來最後一關的主人。PD的強項是不可替代性：投片3個月前，時序收不起來，半夜11點能解題的人沒幾個。這個稀有度就是身價，Apple CPU implementation招聘區間181,100–318,400 USD的原因。弱點是技術跟EDA工具、製程綁很緊——工具一換要重學。

工作生活平衡的真相也說一下。三個職種投片前都加班，只是模式不同。RTL設計是spec變更跟ECO無限迴圈——「昨天寫的RTL今天重寫」。驗證是regression跟除錯無限迴圈——抓一個bug冒兩個。PD是投片前時序收斂地獄——跟物理定律打3個月。沒有一個職種工作生活平衡好。只是PD投片完能喘口氣，驗證專案期間一直穩定地忙，設計前期忙。按自己的體力模式選比較實際。

Episode 5. Playbook —— 不管從哪扇門進，都從前段學起

重點來了。入口是運氣。可能從職缺多的驗證進去，可能運氣好從設計進去，也可能從PD起步。但學習順序是選擇。不管從哪扇門進，都守從前端到後端的順序：RTL → 驗證 → 邏輯合成／PD → STA／簽核。「整體都要摸過一遍。」

Case A. 從驗證（DV）入職 —— 寫RTL。
驗證工程師最常見的陷阱是變成「只讀別人的RTL、寫不出自己RTL的人」。處方很簡單：把你驗證的block的RTL開在旁邊，週末從頭重寫一次。只看spec實作同樣功能，跟原始RTL用formal比對。再用cocotb或SystemVerilog親手寫你寫的RTL的測試平台。6個月就從「讀的人」變「寫的人」。驗證資歷3年又會寫RTL的人市場上稀有——設計團隊搶著要。

Case B. 從RTL設計入職 —— 學驗證。
設計工程師的陷阱是「相信自己的RTL是對的」。給自己寫的block親手寫UVM測試平台，挑戰覆蓋率100%。constrained random stimulus一跑，漏掉的corner case一定冒出來。那一刻就懂了——「啊，驗證為什麼占55%」。懂驗證的設計師RTL品質不一樣：synthesis-friendly coding、CDC（cross-domain crossing）處理、考慮DFT插入的設計——只有懂驗證跟後端的設計師做得到。

Case C. 從PD入職 —— 讀RTL。
PD工程師的陷阱是變成「只看網表的人」。時序違規出現時別只看網表，一路追回那條path的RTL原始碼。從RTL結構理解「這條path為什麼critical」，ECO跟重構提案的品質就不一樣。再從邏輯合成學起——讀不懂Design Compiler/Genus報告就看不懂PD。PD 3年會讀RTL會跑合成的人，直通STA負責人。

共同作業（3個，照順序）：

1. 一個RISC-V核心做到完 —— 拿Ibex這種開源核心，讀RTL、寫測試平台、用OpenROAD跑到P&R。edu.vlsi.kr Engineering頁面把OpenTitan、Ibex、VexRiscv這種開放設計整理成目錄。這一個就看懂三個職種的語言。
2. 面試題3,600題按職種刷 —— edu.vlsi.kr interviews頁面。不是自己職種的區也刷。驗證工程師解得出PD題，那就是從前端到後端。
3. 找投片後記來讀 —— 成功的晶片後面一定有「驗證救了」或「PD擋了」的故事。從別人的投片學是最便宜的學費。

edu.vlsi.kr 延伸路線圖

這篇文章比較的三個職種，可以在edu.vlsi.kr繼續深挖。全部是真的會開的頁面（2026-10-11確認）。

• RTL設計年薪依據 —— 用Apple、Synopsys的employer-disclosed招聘區間確認RTL設計的全球身價。正文Episode 2數字來源。
• 設計驗證年薪依據 —— DV職種家族的定義跟相關角色（UVM、Formal、Emulation）。官方招聘區間還在補，這頁補多快就是DV需求的溫度計。
• Physical Design年薪依據 —— 有Apple PD、CPU implementation公開區間。好奇PD天花板就去這裡看。
• 新鮮人STA vs PD比較Q&A —— 比較STA跟PD的日常問題類型、ownership邊界、工具接觸度的回答。PD還是STA猶豫不決必讀。
• 半導體職種面試題庫 —— 3,600題公開的概念題。RTL2GDS、STA、驗證、DFT職種按難度練習。正文Episode 3自我診斷用。
• 半導體招聘雷達 —— 招聘公告監測。養成定期確認哪個職種職缺在動的習慣。

Chase's Take

誠實自白：我是PD起家的。在SiFive Korea（現SEMIFIVE）當physical implementation工程師，Samsung 5nm到14nm RTL-to-GDS全包，投片超過5次——Rebellions ATOM、FuriosaAI WARBOY、RHEA這些晶片都經我的手。那時我覺得「PD最強」，相信只有PD懂投片熬夜的快感。

現在我在Synopsys做PrimeTime/PrimeShield/PrimePower——STA跟簽核工具的Staff Product Engineer，坐在後端工具公司。聽起來諷刺，但正因如此我更確定：junior無條件從前段學起。

我做PD時最怕的時刻，是時序違規的原因在RTL結構裡的時候。只看網表的PD解不開。因為讀得懂RTL，我能說「這條path從一開始就不該這樣寫」，這就是我跟普通PD的差別。反過來現在做STA工具，因為身體記得PD現場時序收斂怎麼爆，讀得懂客戶的問題。懂前段的後端工程師跟不懂的，是不同職業。

所以這系列主張「從前段學起」：RTL first，再驗證，再邏輯合成／PD，再STA／簽核。這個順序不是偏好，是晶片做出來的順序。照晶片做出來的順序學，站在哪個階段都看得到前後。

最後跟新鮮人說一句：「設計 vs 驗證 vs PD」煩惱可以，但別煩惱6個月。從開著的門進去，進去之後把前段補起來。5年後決定你身價的不是第一個職種，是第一個職種之外學了多少。整體都要摸過一遍，這不是口號，是生存策略。

常見問題

Q1. 驗證（DV）職缺最多，那大家都去驗證不就好了？

職缺多是機會多，不是簡單。驗證是「證明」的職種，要邏輯嚴謹，UVM、formal、coverage是另一套技能。門越寬，越要有對應準備的人才過得去。沒準備就去，會掉下來。

Q2. 聽說RTL設計最難、待遇最好，真的嗎？

對一半錯一半。設計難進（少數精銳），但美國employer-disclosed招聘區間顯示，senior區間base三個職種都到20萬美元中段–30萬美元。天花板是級別跟公司定的，不是職種。

Q3. 聽說PD會被AI取代？

PD的重複工作（placement初版、繞線）正被AI、自動化吃掉。但時序收斂的判斷、PPA取捨、投片責任，自動化拿不走。反而「工具解不開的問題能解的PD」稀有度上升。別當工具操作員，要當收斂負責人。

Q4. 新鮮人時就要從前端到後端全學，現實嗎？

不是叫你跟正職工作並行。本業照做，用side project補前段。驗證工程師週末寫一個RTL block，PD工程師讀自己block的RTL，從這開始。6個月就從「讀的人」變「寫的人」。

免責聲明：本文是職涯建議以外的一般資訊。年薪、招聘數字為估計，因個人、公司條件而異。做決定前請務必確認官方招聘公告。