Base die de NVHBM en TSMC 3nm para los tres proveedores: por qué no es una derrota de Samsung

🆓 Artículo gratuito · Cualquiera puede leerlo gratis

La respuesta corta: estandarizar un proceso no es estandarizar un producto. Solo el proceso del base die pasó a TSMC 3nm. Los core dies de DRAM, el apilado, el empaquetado y el rendimiento siguen siendo específicos de cada proveedor.

NVHBM, presentado en agosto de 2026, es una HBM personalizada basada en HBM4E. NVIDIA movió su propio controlador de memoria al base die y cita hasta 30% más de ancho de banda y 15% menos de consumo HBM que la HBM4E estándar.

Samsung aceptó el requisito, pero mantiene su modelo integral interno para HBM estándar y productos personalizados de otros clientes. También se informó de un plan alternativo con su propia fundición si la capacidad de TSMC resulta insuficiente.

Tras los informes del 18 de octubre de 2026, la lectura más común fue simple: Samsung aceptó usar la fundición de un rival, así que Samsung perdió. Esa lectura trata la pila HBM como un solo chip. No lo es. Una pila HBM combina dos tipos de die muy distintos, y solo se estandarizó el proceso de fabricación de la capa inferior.

Estructura de la pila HBM. Los core dies de DRAM se sitúan sobre un base die lógico. Source: VLSI Korea

Qué se estandarizó y qué no

El base die y el core die son chips distintos

La parte superior de una pila HBM almacena datos: una pila de core dies de DRAM. El base die inferior no almacena nada. Es un chip lógico que mueve señales entre la GPU y los core dies, gestiona la potencia y se encarga de prueba y reparación.

Cada generación da más trabajo al base die. HBM4 amplió la interfaz, y NVHBM baja parte del controlador de memoria, que antes estaba en la GPU, al base die. El base die ya no es un suelo pasivo. Es un diseño lógico que define el rendimiento.

Por eso cambió la lógica del proceso. Un proceso DRAM encaja con el core die. Un proceso lógico encaja con el base die. Nunca hubo una razón técnica para que ambos salieran de la fábrica de la misma empresa. El suministro integral era una comodidad de compra, no una ley física.

La trampa de decir 1c para todos

Los informes sumaron un segundo punto a la historia de estandarización: core dies en la generación 1c. Pero 1c no es el nombre de un proceso. Es una etiqueta de generación para DRAM de clase 10 nm, y la celda, el transistor y el proceso reales difieren en cada proveedor.

El 1c de Samsung, el 1c de SK hynix y el 1c de Micron son tres procesos distintos con la misma etiqueta. El timing de lectura, el comportamiento de refresco, el comportamiento térmico y el rendimiento aún deben medirse y validarse proveedor por proveedor.

El base die funciona igual. Compartir TSMC 3nm no hace idénticas tres implementaciones. Cómo se construye el controlador y cómo se cierran la integridad de potencia y de señal sigue separando las piezas. Un nodo compartido es una línea de salida compartida, no un tiempo de llegada compartido.

📩 ¿Sigues este tema?

Recibe el análisis de seguimiento — resultados, informes y oferta de HBM — cada día a las 10:30 KST. Suscribirme gratis →

Qué gana NVIDIA y qué conservan los tres fabricantes de memoria

Para NVIDIA es una decisión de costo de validación. Si tres proveedores entregan base dies en tres procesos con tres implementaciones, la matriz de validación se triplica para una memoria que se conecta a la misma GPU. Un solo diseño de base die en un solo proceso reduce esa matriz y facilita mover volumen entre proveedores según precio y suministro.

Es el caso clásico del cliente más grande fijando un estándar de cadena de suministro. Pero quien fija el estándar no se queda con todo el valor. Micron ha dicho en público que la HBM personalizada puede lograr precios y márgenes mayores que las piezas estándar, porque un base die con más funciones eleva el valor del producto de memoria en sí.

Samsung debe leerse con la misma estructura. Lo que cedió es el volumen de fabricación del base die en un producto, NVHBM. Lo que conservó es la fabricación del core die, la responsabilidad del apilado y la entrega, y la opción integral en HBM estándar y productos de otros clientes. El plan alternativo informado, con su propio proceso de clase 2 nm, también muestra que incluso el cliente que fija el estándar necesita una salida si la capacidad de TSMC se estrecha.

A dónde se mueve la competencia real

Cuando el base die se acerca a un componente común, la diferenciación se mueve a otro lado. Primero, el rendimiento del core die. Cuanto más alta es la pila, más mata una pila completa un solo die defectuoso, así que la selección de dies buenos conocidos y el rendimiento de apilado deciden el costo.

Segundo, la calidad térmica y de apilado. Mover el controlador al base die eleva su calor, y ese calor queda justo debajo de los core dies, afectando refresco y fiabilidad. La latencia y el jitter del base die también consumen directamente el margen de timing de toda la interfaz de memoria. El proveedor que cierre el sign-off de forma estable primero gana la rampa inicial.

Tercero, el calendario. Un diseño común reduce el trabajo de validación, pero también crea un nuevo cuello de botella: los tres proveedores ahora comparten la misma capacidad de TSMC. Ese cuello de botella, paradójicamente, deja una carta de negociación al proveedor que conserva su propia fundición como respaldo.

La visión de Chase

Leer esto como una historia de derrota lleva a leer mal también el próximo trimestre. Mira tres cifras en su lugar. Cuando NVHBM entre en producción en 2027, ¿registra Samsung realmente el volumen de core die y apilado? ¿Se mantiene el suministro integral en HBM estándar? ¿Y llega el proceso interno alternativo a una validación real? Esas tres cifras describen la posición de Samsung en memoria mucho mejor que el destino de un solo proceso de base die.

Nota: las cifras de ancho de banda y consumo de NVHBM son objetivos de NVIDIA, no datos medidos de producción. Los detalles de estandarización de procesos son los informados el 18 de octubre de 2026 y pueden diferir de las comunicaciones finales de las empresas.

Preguntas frecuentes

¿Qué es NVHBM?

NVHBM es la HBM personalizada de NVIDIA presentada en agosto de 2026. Se basa en HBM4E y mueve el controlador de memoria de la GPU al base die de la HBM. NVIDIA cita hasta 30% más de ancho de banda y 15% menos de consumo HBM que la HBM4E estándar.

¿Cuál es la diferencia entre un base die y un core die?

Un core die es el chip DRAM que almacena datos. Un base die es el chip lógico en la base de la pila que conecta la GPU con los core dies y se encarga de la transferencia de señal, la gestión de potencia y la prueba. En NVHBM también alberga el controlador de memoria.

¿Es la primera vez que Samsung usa TSMC?

Es la primera vez en la etapa de fabricación de HBM. Ambas empresas cooperaron antes en la compatibilidad de empaquetado entre GPU y HBM. Esta vez el propio base die se fabrica en TSMC 3nm.

Si los tres usan DRAM 1c, ¿los productos son idénticos?

No. 1c es una etiqueta de generación para DRAM de clase 10 nm, no un proceso único. La estructura de celda, el timing, el rendimiento y la fiabilidad difieren por proveedor y deben validarse por separado.

¿La HBM estándar también usa un base die de TSMC?

Depende del producto. SK hynix ya usa TSMC 12nm para su base die de HBM4, mientras que Samsung usaría su propio 4nm en HBM4 según los informes. La solicitud de estandarización de este caso se aplica a NVHBM de NVIDIA.

📩 ¿Te perdiste el análisis de hoy? Recibe el de mañana en tu correo

Daily Silicon a las 10:30 KST y los puntos clave de resultados e informes, primero. Al suscribirte eliges la newsletter en coreano, inglés o japonés; el análisis en español se publica cada día en el sitio.

Suscribirme gratis →

Gratis · Sin spam · Cancela cuando quieras