Micron深掘り: 技術ウェビナーを全解剖 — バーティカルHBM、1デルタ・G11ロードマップ、4F²への判定

30秒サマリー

• 2026年10月21日、Micronはロードマップ級の発表にだけ使う専用技術ウェビナーで、今後10年の技術方針を公式記録に残した。登壇者は社長兼最高技術・製品責任者(CTPO)のスコット・デボーア氏。
• 新製品の目玉はバーティカルHBM。HBMをプロセッサの横に置くのではなく、プロセッサの真上にメモリを接合する構造で、ロボット・自動車向けの姉妹製品バーティカルエッジ推論メモリも同時公開された。
• ロードマップは確定した。1デルタ(1δ)DRAMノードは2027年下期にボイジーで量産立ち上げ、ビット密度は20%台半ばの改善。NANDはGen 9からG11へ直行する — 400層超、ビット密度2倍、I/O速度1.5倍、同じく2027年下期立ち上げ。
• デボーア氏は競合が推進する4F² DRAMを公然と切り捨てた。Micronが4F²を発明し20年研究したが、密度の優位性は「神話に近い」との結論。代わりに1ゼータ(1ζ)と1イータ(1η)の間に3D DRAMが配置された。
• メモリ不足は最低2年続き、需給バランスの時期は見えない。バーティカル製品は通常DRAMよりビット当たりのウェハー消費が多く「トレード比率は上昇し続ける」 — AIメモリの増産が汎用メモリ供給を食う構造が固定化する。
• 市場は好感した。株価は当日約2%上昇して915ドル前後で引け、カンター・フィッツジェラルドはオーバーウェイトと目標株価2,000ドルを維持した。

発表概要: Micronが実際に発表したもの

ウェビナーの告知は、わずか2日前の10月19日のプレスリリースだった。短い予告期間に比べ、内容は今年のMicronで最も完成度の高い技術表明だった。決算説明でも製品発表会でもない。アナリストと顧客、そして露骨に競合へ向けたロードマップの証言である。

デボーア氏はMicron史上最も強い位置づけの文句で幕を開けた。同社は今「史上最強の位置」にいるという。その後DRAM、HBM、NANDの3技術群を順にたどり、供給、研究、そしてMicron自身の開発プロセスにおけるAI活用で締めた。UBSのティム・アルクーリ氏が4F²を突いたQ&Aから、その日最も引用される発言が生まれた。

この後を読む上で注意すべき開示が一つある。今回のウェビナーに新しい財務ガイダンスはなかった。以下の数字は技術・ロードマップの数字であり、財務の背景は別セクションに出典を分けて9月30日の決算と10月の開示から引用した。

DRAM: 2027年の1デルタ、その後は接合、そして3D

MicronのDRAMの物語は4層構造だ。今出荷しているノード、2027年に立ち上がるノード、その次のノード、そしてその後に来るアーキテクチャの転換である。

現在の主力は1ガンマ(1γ)。今後1年間、サーバーDRAMやLPDDRといった中核製品群と、HBM4Eファミリーのコアダイを担う。後継は1デルタ(1δ)で、デボーア氏はMicronにとって5世代連続の業界最先端DRAMノードだと表現した。立ち上げは2027年下期、起点はアイダホ州ボイジー。新しい米国ファブの最初のDRAMウェハー産出が2027年半ばに予定される、まさにその拠点だ。ビット密度の改善幅は前世代比で20%台半ばと示され、このノードは最初からHBM5とバーティカルHBMの2製品のために設計されたという。比較対象もある。Samsungは同等ノードを2027年末目標と報じられている。つまりMicronは少なくともDRAM最先端競争での同時立ち上げを主張し、その主張をグローバルなウェビナーで公言したことになる。

1δ以降、ロードマップは性格を変える。開発が「順調に進んでいる」とされた1イプシロン(1ε)はウェハー接合を導入する。純粋なリソグラフィ微細化ではなく、3D積層に近い作り方のDRAMノードだ。その先の1ゼータ(1ζ)と1イータ(1η)はパスファインディング段階で、High-NA EUVと新材料が探索リストに載る。そして1ζと1ηの間に、Micronは今回3D DRAMを正式に配置した。経済性が合うときに投入する並行開発パスで、目標は事業として成り立つ瞬間に「すぐ投入できる」状態にしておくことだ。

HBM: スタック当たり2.8TB/sから、プロセッサ上のメモリへ

HBMのセクションは強気から始まった。HBM4は大量生産中だ。スタック当たり帯域は2.8TB/s超、ピン当たり速度は11Gb/s超。出荷中の製品はNVIDIAのVera Rubinプラットフォーム向け36GB 12層スタックで、48GB 16層版はサンプル段階にある。HBM3E比で帯域は約2.3倍、電力効率は20%以上改善したとMicronは述べ、帯域が2倍になればLLM推論スループットは約2.6倍になるという従来の主張を維持してきた。デボーア氏の修辞もあった。そのスタック約100個で、世界のインターネット全体の帯域に匹敵するという。

次の段階HBM4Eはコアダイを1γへ移し、2027年に立ち上がる。同時にベースダイ — スタック最下層のロジック層 — の作り手も変わる。HBM4は自社開発のベースダイを使ったが、NVIDIAと共同設計したカスタムNV-HBMを含むHBM4Eファミリーは、ファウンドリ工程で作るベースダイを使う。TSMCの3nm級工程と報じられている。この変化はMicronだけの話ではない。NVIDIAが8月に公開したNVHBMアーキテクチャは、ベースダイにNVIDIA独自のカスタムメモリコントローラを入れる構造で、NVIDIAはメモリ3社すべてにTSMCベースダイと第6世代(1c級)コアダイの標準化を求めたと報じられた。カスタムHBMはもはやロジックを添えたメモリ製品ではない。ベースダイ自体が独立した外注チップ事業になりつつある。

そして本当の新製品が出た。バーティカルHBMはメモリをプロセッサの真上に実装する。インターポーザ上でXPUの横にスタックを立てる代わりに、メモリがプロセッサの上へ上がり、はるかに微細なピッチのハイブリッド接合でつながる。デボーア氏の言葉では「共同設計と組み合わせて究極の帯域」を提供し、多くのシステムではXPUの縁に置く従来型HBMと共存する。姉妹製品の**バーティカルエッジ推論メモリ(バーティカルEIM)**は低消費電力DRAMをロジックダイの上に積み、ロボットや自動車といったエッジデバイスを狙う。デボーア氏はPIM(プロセッシング・イン・メモリ)設計より高い帯域を出すと主張し、両アプローチとも推進中だと付け加えた。

戦略的な落とし穴はウェハーだ。2つのバーティカル製品はいずれも通常DRAMよりビット当たりのウェハー消費が多く、デボーア氏は「トレード比率は上昇し続ける」と明言した。Micronはこの数字を過去にも定量化している。Hot Chips 2026と2026年3月の開示によれば、HBM3Eはすでに同一ノード・同一容量でDDR5の約3倍のウェハーを消費する。帯域のはしごを一段上がるたび、同じファブ基盤から汎用DRAM供給がその分減るということだ。どの単一製品よりもこの算数が、Micronが不足は予測期間の先まで続くと見る理由である。

NAND: 世代を一つ飛ばして400層超へ

NANDは最も大胆なスライドを受けた。MicronはGen 9からG11へ直行する。世代の名前を一つ丸ごと飛ばす。デボーア氏はこれを「世界で最も進んだNAND」と呼んだ。レシピは400層超の積層、ウェハー・オン・ウェハー接合、Gen 9比でビット密度2倍とI/O速度1.5倍。立ち上げ目標は2027年下期。1δ DRAMと同じ区間であり、2027年下期はMicron全体の技術転換ウインドウになる。

NANDの跳躍の的はAIストレージだ。後述の通り、MicronはAI支援開発でデータセンターSSD全体を前世代より約60%速く設計したという。ウェハー能力がDRAMとHBMに吸い込まれる状況で、接合ベースの構造で密度を2倍にすることが、エンタープライズSSDの経済性を守る方法という計算である。

4F²への判定: その日最も波及力の大きい論証

Q&Aから、最も長く響く発言が出た。UBSのティム・アルクーリ氏が尋ねた。なぜMicronは、セルのフットプリントを6F²から4F²へ縮める設計 — 競合が推進しているその設計 — に実行可能な道を見ないのか。

デボーア氏の答えは、権威を前面に出した解体だった。Micronが4F²を発明し、20年研究し、商品化しないと決めたのだという。彼が示した物理はこうだ。DRAMの密度を決めるのはキャパシタ同士の間隔であって図面上のセル配置ではなく、したがって4F²が6F²に対して持つとされる密度の優位性は「やや神話に近い」。Micronは旧ノードで4F²を作れるが、コストと複雑さが上がり、最先端では「4F²のスケーリングには根本的な問題がある。結局入ってくるのは4F²ではなく3D DRAMだ」。

戦略的に読めば、これは名前を出さずにSamsungが公に研究してきた4F²/垂直チャネルトランジスタの道を撃ったものであり、同時に自社のロードマップを現実的なものとして再位置づけた。1δと1εまでは平面セル、1εで接合、そして経済性が整えば本物の3D DRAM。デボーア氏が正しいかどうかは2028〜2029年頃に業界が答える経験的な問いだ。今日重要なのは、米国最大のメモリメーカーがその設計に対して公に反対を表明したことで、それを推進する側の名声コストが上がったことである。

Micron内部のAI、そして財務の背景

補助的な開示が2つ、発表を締めた。第一に、Micronは開発で自前のAIを実践している。新しいデータセンターSSDコントローラのシリコンからテープアウトまでの期間を半分にし、データセンターSSD全体を前世代より約60%速く開発したという。第二に、長期の賭けだ。Micronリサーチラボへの100億ドル・10年のコミットメント、そしてますます前倒しになる顧客との共同設計 — デボーア氏はLPDDR6に関するMetaとの共同ホワイトペーパーを挙げ、DDR6も開発中だとした。

ウェビナーに新しいガイダンスはなかったが、背景は異例に強い。以下は9月30日の決算発表とその後の開示から(ウェビナー自体からではない)。

当日、MU株は約2.1%上昇して914.78ドル(前日終値896.07ドル)で引けた。文脈は強気にも弱気にも甘くない。株価はウェビナー前に10月だけで17%以上下落しており、6月の史上最高値1,255ドルを大きく下回る水準にあるため、この上昇は熱狂ではなく安定化と読むべきだ。カンター・フィッツジェラルドのC.J.ミューズ氏は10月20〜21日にオーバーウェイトと目標株価2,000ドルを再確認し、ウェビナーが裏付けた2本柱 — 16件の戦略的顧客契約(14件は価格確定、今後の売上の約半分をカバー見込み)と、2026年よりタイトで2028年までボトルネックが続く2027年の需給 — に依拠した。アナリスト平均の目標株価は1,586ドル前後にある。

Chase's Take

このウェビナーから1年後も重要であり続けるのは3点だ。

第一に、バーティカルHBMがHBMの地図を描き替える。これまでのHBMの世代はすべてプロセッサの横で走る競争だった — 広いインターフェース、高いスタック、良いベースダイ。バーティカルHBMはメモリをプロセッサの上へ移し、パッケージングの問題を共同設計の契約に変える。XPUの上に載るメモリは、アーキテクチャの最初のスケッチから設計に組み込まれ、最後に認定されるのではない。それは顧客エンジニアリングの陣容が最も厚い供給者に有利であり、Micronが製品発表とLPDDR6の共同設計論文、100億ドルの研究所をセットにした理由を説明する。掘られている堀はスペックではなく、顧客の設計テーブルの席だ。

第二に、4F²攻撃は早期に行う標準戦争だ。デボーア氏は競合の研究方向を退けることで今四半期に測れるものは何も得ない。得るのは、2028〜2029年のプラットフォーム決定が行われる部屋での物語上の位置だ。アーキテクトが「4F²は神話で、3D DRAMこそ本道」と内面化すれば、Micronのロードマップが競合の反論すべきデフォルトの前提になる。この主張は反証可能であり、自らの発明の主張を添えて記録に残した — 位置取りだけでなく本気の確信を示唆する。

第三に、トレード比率の一文こそ本当の供給予測だ。製品名をすべて剥がせば、このウェビナーで最も重要な文は、トレード比 …[truncated 24394 chars]率が上昇し続け、供給は最低2年間タイトでバランス点が見えないことだ。バーティカルHBMとHBM5のウェハー1枚は、出荷されない従来DRAMのウェハー数枚分だ。SamsungとSK hynixにも同じ物理が当てはまる。だからこそ、メモリ大手3社で最小のMicronが語ったこのウェビナーは、業界全体への価格シグナルとして機能する。この市場の頂点にいる者は誰も、緩和を計画していない。

リスクと語られなかったこと

• 最も重要な新製品に日付がない。 バーティカルHBMとバーティカルEIMは、投入顧客も数量も時期もなく公開された。アーキテクチャは発表されたが、事業はまだだ。
• 3D DRAMにスライドレベルの詳細がない。 「1ζと1ηの間に、時期は経済性次第」は方向であって計画ではない。3D DRAMの準備が整う前に4F²がその問題に先にぶつかれば、業界にはMicronが完全には答えていない密度の空白が生じる。
• 2027年下期に実行が集中する。 1δ DRAM(ボイジー)、G11 NAND、HBM4Eが同じ区間に立ち上がり、アイダホ新ファブの最初のDRAMウェハー産出と重なる。どれか一つの遅れが他に複合する。
• 価格の付いていない項目。 Indium Corporationへの投資(10月20日)とバーティカル製品には開示された金額がなく、351.6億ドルの自社株買いは授権であって約束ではない。
• 労使の火種。 本稿は、同じ週に流動的だったMicronの台湾労使紛争を意図的に繰り返さない(台中労組は10月21日に合意に達し、桃園の1日警告ストライキは10月22日に予定された)。半導体ストライキ総覧で完全に扱っている。ここで印すのは、台湾がMicronのDRAMの大部分を作る場所であり、長期の操業中断があれば、このウェビナーが描くまさにその供給構図がさらに締まるからにすぎない。

FAQ

Q: Micronは2026年10月21日に正確には何を発表したのか? A: スコット・デボーア氏が専用ウェビナーで発表した多世代技術ロードマップだ。新項目はバーティカルHBM(プロセッサ上に接合するメモリ)、バーティカルエッジ推論メモリ、G11 NAND世代(400層超、2027年下期立ち上げ)、1デルタDRAMノードの2027年下期立ち上げの確定、1ゼータと1イータの間に置かれた3D DRAM、そして4F² DRAMへの公然たる拒否である。

Q: バーティカルHBMとは何か、HBM4とどう違うのか? A: HBM4はインターポーザ上でプロセッサの横にDRAMダイを積み、スタック当たり2.8TB/s超を出す。バーティカルHBMはハイブリッド接合でメモリをプロセッサダイの真上に接合し、経路をさらに短くして、縁の配置では届かない帯域を狙う。Micronによれば両者はしばしば共存する — XPUの上にはバーティカルメモリ、縁の周りには従来型HBMスタックだ。

Q: なぜMicronは4F² DRAMを「神話」と言うのか? A: デボーア氏の論旨は、DRAMの密度は名目上のセルフットプリントではなくキャパシタ間隔で決まるため、配置を6F²から4F²に縮めても、ほのめかされるほどの密度の利得は得られないというものだ。その上でコストと複雑さが増し、最先端では根本的なスケーリング問題にぶつかる。氏は、Micronが4F²を発明して20年研究した末に商品化しないと決めたと付け加えた。

Q: メモリ不足はどれくらい続くとMicronは見ているのか? A: 最低2年間で、需給が目に見えて再びバランスする地点は見えない — デボーア氏はCEOサンジェイ・メロートラ氏の見方を引き継いでこう述べた。バーティカル製品とHBMは通常のDRAMよりビット当たりのウェハー消費が多く(HBM3EはDDR5の約3倍)、デボーア氏はそのトレード比率が上がり続けると言った。供給がどれだけ速く反応できるかを構造的に制限する要因だ。

Q: このウェビナーの後に追うべき重要日程は? A: HBM4Eの立ち上げ(NVIDIAとのNV-HBMを含む)は2027年、1デルタDRAMのボイジー開始の立ち上げとG11 NANDの立ち上げは2027年下期、拡大された351.6億ドルの自社株買い授権の発効は2026年12月9日、そして売上高約615億ドルとガイダンスされたMicronのFY2027第1四半期決算だ。

📩 VLSI Korea ニュースレター

毎日配信の半導体ディープダイブを、メールでいち早くお届けします。購読は無料です。

無料で購読する