DAC 2026 주요 회사 자료 총정리: Synopsys·Cadence·Siemens·NVIDIA가 내놓은 것

🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다

Read the English counterpart

먼저 읽을 결론

• EDA Big 3: Synopsys는 agentic workflow·multiphysics·3DIC/HBM, Cadence는 AI super-agent와 design-to-package/PCB, Siemens는 Fuse EDA AI·agentic verification·3D IC를 전면에 뒀다.
• system 회사: NVIDIA는 GPU-accelerated EDA와 autonomous flow, Intel은 heterogeneous integration, Microsoft는 AI accelerator를 만들 때 생기는 EDA gap을 공식 DAC 자료로 제시했다.
• 한국 관련: Samsung과 SK hynix는 verification·silicon lifecycle·memory/ECC 계열 program contribution, AMD/TSMC는 3D integration/test, Keysight는 chiplet interconnect·RF·model extraction 자료가 잡힌다.
• 증거 규칙: event page는 범위, session page는 발표 의도, paper/slide는 방법과 주장, independent reproduction은 전이 가능성을 말한다. 서로 같은 수준으로 비교하지 않았다.

“주요 회사가 DAC에 왔다”는 사실만 모으면 booth directory가 된다. 이 글은 회사 이름이 아니라 기술 자료를 index한다. 공식 conference landing page, newsroom, DAC session page, 최종 program contribution을 구분하고, 각 자료에서 확인되는 disclosure와 아직 확인되지 않은 engineering evidence를 나눴다.

1. 11개 material record를 회사군별로 먼저 나눴다

이번 1차 index는 EDA vendor 3개, chip/system company 4개, memory·foundry·packaging/test 3개, test-and-measurement 1개 record로 구성했다. 회사 수 순위가 아니라 공개 technical material의 다양성을 보여주기 위한 curated list다. 한 회사가 여러 session에 등장해도 하나의 headline count로 부풀리지 않았다.

선정 기준은 DAC와 직접 연결된 공식 page 또는 공식 program entry가 있고, reader가 무엇을 확인할지 구체적으로 쓸 수 있는가다. logo, booth 위치, slogan만 있는 자료는 제외했다. 반대로 발표는 했지만 공개 slide나 paper가 아직 없으면 evidence level을 program listing 또는 named talk로 제한했다.

2. Synopsys: agentic workflow를 multiphysics와 3DIC까지 연결했다

Synopsys의 공식 DAC page는 agentic workflow와 silicon-to-systems 범위를 묶고, Multiphysics Fusion, 3DIC/HBM routing, power-ground bump optimization 같은 항목을 공개했다. 기술적 의미는 agent가 RTL 한 파일을 만드는 수준을 넘어 timing, power, package, thermal 같은 여러 solver의 state를 연결하려 한다는 데 있다.

그러나 공식 event page와 demo 목록만으로 autonomous engineering의 성공률을 알 수는 없다. 같은 design과 PDK, 동일한 constraints, tool version, compute budget, human-touch policy가 필요하다. 무엇보다 총 task denominator, 실패·escalation·rollback, signoff correlation을 봐야 한다. 필자의 고용 관계 때문에 Synopsys 자료는 다른 회사보다 높은 증거로 취급하지 않았다.

3. Cadence: super-agent가 design, verification, package, PCB를 횡단한다

Cadence의 공식 DAC blog는 AI super-agents가 design, verification, implementation, package와 PCB workflow를 넘나드는 vision을 설명한다. 별도 newsroom의 autonomous virtual engineer 발표와 함께 읽으면, point tool copilot보다 domain-to-domain orchestration이 핵심 메시지다.

여기서 검증할 것은 “autonomous”라는 단계명이 아니라 constraint handoff다. floorplan 변경이 timing, SI/PI, package escape와 thermal boundary를 어떻게 바꾸는지, agent가 tool call과 가정을 audit log로 남기는지, 실패했을 때 어느 domain owner에게 escalation하는지가 production readiness를 가른다.

4. Siemens EDA: agentic verification와 software-defined system을 함께 내세웠다

Siemens의 공식 자료는 Fuse EDA AI, agentic verification, 3D IC, software-defined systems를 묶는다. verification 중심 독자에게 중요한 점은 자연어로 testbench를 만드는 기능보다 regression closure다. 어떤 failure를 재현했고, root cause와 patch가 full regression에서 유지됐는지, coverage와 QoR을 훼손하지 않았는지가 핵심이다.

세 EDA vendor는 모두 AI를 말하지만 public emphasis가 다르다. Synopsys는 multiphysics와 3D system, Cadence는 cross-domain super-agent, Siemens는 verification와 system lifecycle을 강하게 노출했다. 아래 비교는 product quality ranking이 아니라 공개 material의 engineering boundary다.

5. NVIDIA, Intel, Microsoft, IBM은 EDA를 system problem으로 밀었다

NVIDIA의 공식 DAC schedule은 GPU-accelerated EDA, Siemens와의 autonomous flow, TOPCELL 연구, AI supercomputing과 design workflow를 연결한다. 여기서는 GPU acceleration, foundation-model capability, full-flow engineering productivity를 분리해야 한다. solver가 빨라진 것과 agent가 올바른 next action을 고르는 것은 다른 claim이다.

Intel의 공식 DAC session은 heterogeneous integration을 AI performance의 engine으로 놓고, Microsoft session은 high-performance AI accelerator를 만드는 과정의 EDA opportunity를 다룬다. IBM은 final program에서 technology scaling SKYTalk과 verification/research contribution이 잡힌다. 모두 named talk 수준에서 시작하므로 delivered slide와 public paper가 있어야 실제 measured example을 평가할 수 있다.

6. Samsung, SK hynix, AMD/TSMC, Keysight는 구현 경계를 보여준다

DAC 최종 program에서 Samsung은 verification, silicon lifecycle management, memory-oriented contribution이 보이고, SK hynix는 BCH-ECC/CRC validation과 memory/inference 관련 contribution이 잡힌다. 프로그램 등재만으로 결과를 요약하지 않았다. 정확한 paper, author, 공개 manuscript, silicon/process 조건을 연결해야 한다.

AMD와 TSMC가 연결된 3D heterogeneous integration/test panel은 KGD, thermal, test access, repair, yield와 cost의 tradeoff를 볼 지점이다. Keysight 공식 page는 AI-assisted RF/microwave design, chiplet interconnect, compact-model extraction, RTL glitch power를 제시한다. model 범위와 measurement correlation이 공개돼야 실제 signoff value를 평가할 수 있다.

7. company material은 다섯 단계의 evidence ladder로 읽었다

booth/event agenda는 topic과 demo 존재를 확인한다. named talk page는 speaker와 의도를 확인한다. public slide 또는 paper는 method, disclosed setup, claimed result를 읽을 수 있다. customer case는 특정 production context를 보여줄 수 있다. independent reproduction은 새로운 design에서의 transfer를 확인한다.

상위 단계가 항상 제품 전체가 우수하다는 뜻은 아니다. claim 하나의 공개 evidence depth를 뜻한다. 반대로 낮은 단계의 유망한 방향을 무시하자는 것도 아니다. 현재 확인 가능한 것과 나중에 확인해야 할 것을 분리하자는 규칙이다.

8. agentic EDA claim은 task, baseline, outcome 여섯 필드가 필요하다

먼저 task가 어느 design stage인지, block인지 full chip인지, 자동화된 action과 사람이 남긴 action이 무엇인지 적어야 한다. baseline은 같은 PDK, constraints, tool version, compute budget을 써야 한다. outcome은 total denominator, failure/escalation, QoR/regression delta, reproducible artifact를 포함해야 한다.

이 필드가 없으면 회사 간 숫자를 비교하지 않고 방향과 scope만 비교한다. 특히 customer logo, 성공 사례 하나, curated demo를 전체 workflow success rate처럼 확장하지 않는다. agent가 constraint를 몰래 완화했거나 test를 삭제해 pass했다면 속도 개선은 무효다.

9. 가장 효율적인 읽기 순서는 event page에서 reproduction으로 간다

첫째 official DAC/company page에서 session name, speaker, public link를 수집한다. 둘째 named technical page에서 claim wording, workflow boundary, version과 date를 고정한다. 셋째 public paper, slide, recording에서 baseline, denominator, failure, limitation을 추출한다. 넷째 customer 또는 independent evidence에서 transferability와 production boundary를 본다.

마지막으로 행사 후 ledger를 업데이트한다. DAC 당일의 marketing headline이 아니라, 공개된 slide와 paper, customer data, product documentation이 실제로 무엇을 추가했는지 기록한다. 이 구조가 앞으로 VLSI·Hot Chips·IEDM·ISSCC 등 모든 학회 review의 기본 company-material section이 된다.

결론: DAC 2026의 회사 자료에서 공통된 방향은 autonomous/agentic workflow, cross-domain closure, 3D integration과 AI system co-design이다. 차이는 어느 workflow boundary를 공개했고 어느 evidence level까지 올라왔는가다. 독자는 발표 이름보다 task, baseline, denominator, failure, signoff boundary를 확인해야 한다.

출처

• Synopsys at DAC 2026
• Cadence agentic AI vision at DAC
• Cadence autonomous virtual engineer announcement
• Siemens at DAC 2026
• NVIDIA at DAC
• Intel heterogeneous integration session
• Microsoft AI accelerator EDA session
• Keysight at DAC 2026
• DAC 2026 official program PDF

편집 노트: 공식 프로그램과 기업 원자료를 구조화하고 AI 보조로 초안을 만든 뒤 VLSI Korea의 근거·시각·발행 gate를 적용했다. 프로그램 등재는 성능이나 양산성을 입증하지 않는다. 오류 제보: [email protected]. 재현 가능한 자료: 회사 자료 index · DAC 545편 ledger · 전체 source ledger.

이해상충 및 투자 관련 고지

본 글은 정보 제공만을 목적으로 하며 특정 증권의 매수 또는 매도를 권유하지 않습니다. 공개 자료를 바탕으로 작성했으나 원자료 또는 작성 과정에 오류가 있을 수 있습니다. 필자는 Synopsys 직원이며, VLSI Korea는 고용주와 독립적으로 운영됩니다. 회사별 자료는 동일한 증거 기준으로 검토했고 고용 관계가 편집 순위나 결론을 결정하지 않았습니다. 모든 투자 결정과 결과는 독자의 책임입니다.