Semicondutores vestíveis 1: a guerra dos cérebros do smartwatch — Apple S10 vs Snapdragon W5+ Gen 2 vs Exynos W1000

Este artigo é o episódio 1 da série Wearable Silicon, uma sequência semanal de dez partes sobre os semicondutores que vivem no nosso pulso, no nosso ouvido e no nosso rosto. Se ainda não leu o ponto de partida, comece pelo episódio 0 — o guia dos chips em óculos Meta e Oura Ring — que apresenta os blocos básicos da eletrônica vestível antes de mergulharmos na guerra mais acirrada do segmento: o cérebro do smartwatch.

Resumo em 30 segundos

Três gigantes disputam o processador do seu pulso, e cada um venceu uma corrida diferente. O Samsung Exynos W1000 lidera em litografia e CPU: é o primeiro chip vestível de 3 nm do mundo, com transistores GAA (gate-all-around) da Samsung Foundry e desempenho de CPU até 3,4 vezes maior que o antecessor. O Qualcomm Snapdragon W5+ Gen 2 lidera em conectividade e baixa potência: é a primeira plataforma vestível com mensagens bidirecionais de emergência via satélite (NB-NTN, pela Skylo) e combina um SoC principal de 4 nm com um coprocessador always-on de 22 nm. O Apple S10 vence na integração vertical: estreou em setembro de 2024 com o Watch Series 10, usa núcleos eficientes derivados do A16 Bionic e um SiP mais fino para entregar Siri no dispositivo, Double Tap e notificações de apneia do sono. Conclusão: o nó de processo sozinho não decide a bateria; quem decide é o power gating, o coprocessador de baixo consumo e o software.

Background: por que o smartwatch virou um campo de batalha de chips

O smartwatch moderno é talvez o computador mais difícil de projetar do planeta. Ele precisa entregar desempenho de smartphone dentro de um orçamento de apenas algumas centenas de miliwatts, num volume de menos de 10 cm³, colado à pele por 18 a 24 horas seguidas. Cada microwatt desperdiçado vira calor no pulso e horas a menos de bateria. Por isso o SoC do relógio — o "cérebro" — concentra a inovação mais intensa da indústria vestível.

Três filosofias disputam esse espaço. A Apple trata o relógio como acessório do iPhone: o S10 estende a estratégia de silício próprio, otimizado para o watchOS e o ecossistema fechado. A Qualcomm trata o relógio como plataforma aberta para parceiros como o Google: o W5+ Gen 2 é um produto de catálogo para o Wear OS, com diferenciação em conectividade e arquitetura de baixo consumo. A Samsung trata o relógio como vitrine da sua foundry: o Exynos W1000 demonstra publicamente que o 3 nm com GAA funciona em volume, dentro do seu produto mais exigente, o Galaxy Watch.

O timing reforça o contraste. O W1000 foi anunciado em 3 de julho de 2024 e estreou no Galaxy Watch7 e no Watch Ultra. O S10 chegou em setembro de 2024 com o Watch Series 10 e depois se espalhou pelo Series 11, pelo SE 3 e pelo Ultra 3 em 2025 — a longevidade típica do silício Apple. O W5+ Gen 2 é o mais novo: anunciado em 20 de agosto de 2025, estreou no Google Pixel Watch 4. São três gerações de pensamento de engenharia separadas por apenas um ano.

Um conceito vai se repetir ao longo do texto: heterogeneidade. Nenhum desses chips é um processador monolítico simples. Todos dividem o trabalho entre um processador de aplicações potente — para quando você abre um app ou atende uma chamada — e blocos de baixíssimo consumo que ficam acordados o tempo todo contando passos e medindo o coração. A diferença está em como dividem esse trabalho. É aí que a bateria é ganha ou perdida.

O mergulho técnico: três cérebros, três estratégias

Apple S10: o chip que desaparece

O S10 estreou em setembro de 2024 no Watch Series 10, o redesenho mais fino da linha, e se provou tão competente que a Apple o manteve no Series 11, no SE 3 e no Ultra 3 em 2025. A receita é pragmática: CPU dual-core derivada dos núcleos eficientes "Sawtooth" do A16 Bionic, nó de classe 4 nm da TSMC — a mesma geração do S9 —, Neural Engine de 4 núcleos e 64 GB de armazenamento, num SiP mais fino que o antecessor.

O diferencial não está na folha de especificações, e sim no que ela permite. A Siri roda no dispositivo, sem iPhone por perto. O Double Tap — tocar indicador e polegar duas vezes para atender chamadas — usa inferência de machine learning em tempo real sobre os sensores. As notificações de apneia do sono rodam sobre o acelerômetro com modelos validados. Tudo isso é IA always-on executada dentro de um orçamento térmico que cabe num pulso. A lição: quem controla silício, sistema operacional e sensores ao mesmo tempo pode trocar força bruta por co-design. O custo é óbvio — o S10 nunca aparecerá num relógio de outra marca. Dentro do jardim murado, porém, é a referência de eficiência.

Snapdragon W5+ Gen 2: heterogeneidade e satélite

Anunciado em 20 de agosto de 2025, o W5+ Gen 2 responde a uma pergunta incômoda: como dar ao relógio Wear OS recursos de flagship sem derreter a bateria? A resposta é dividir o chip em dois mundos. O SoC principal, em 4 nm, traz quad-core Cortex-A53 até 1,7 GHz, GPU Adreno A702 até 1 GHz, DSP Hexagon V66K e LPDDR4 de 2133 MHz em barramento de 16 bits. O segredo está no "+": um coprocessador always-on em 22 nm, com Cortex-M55 de 250 MHz e NPU Ethos-U55, cercado de ilhas de baixa potência que mantêm sensores, Bluetooth e mostrador vivos enquanto o SoC principal dorme.

A lógica é física: 95% do tempo o relógio quase não faz nada — conta passos, espera notificações. O coprocessador em nó maduro e barato é proposital: para tarefas always-on, o que importa é corrente de fuga mínima, não densidade de transistores. E há o diferencial exclusivo: é a primeira plataforma vestível com mensagens bidirecionais de emergência por satélite NB-NTN, via Skylo — em trilhas ou no mar, o relógio conversa com satélites sem cobertura celular. Some o Location ML 3.0, com até 50% mais precisão de GPS, e a estreia no Pixel Watch 4: está desenhado o cérebro de referência do Wear OS.

Exynos W1000: o cartão de visitas do 3 nm GAA

Anunciado em 3 de julho de 2024, o W1000 é o chip mais ambicioso do trio — não pelo que faz no pulso, mas pelo que prova na fábrica. É o primeiro processador vestível em 3 nm, no processo SF3 da Samsung Foundry com transistores GAA, a arquitetura que sucede o FinFET com melhor controle eletrostático do canal. Colocar GAA num produto de altíssimo volume e tolerância zero a falhas é uma declaração de confiança na maturidade do processo.

Os números de CPU são os mais agressivos: um Cortex-A78 até 1,6 GHz para rajadas de desempenho, quatro Cortex-A55 até 1,5 GHz para eficiência, GPU Mali-G68 MP2 e memória LPDDR5 — um salto de geração sobre o LPDDR4 do antecessor W930. A Samsung declara 3,4 vezes mais desempenho single-core, 3,7 vezes multi-core e apps abrindo 2,7 vezes mais rápido que no W930. O empacotamento acompanha: FO-PLP, memória ePoP empilhada e SiP com PMIC integrado, o que encurta trilhas de alimentação e libera área para bateria maior. Com modem LTE Cat.4 e engine de display always-on 2.5D, estreou no Galaxy Watch7 e no Watch Ultra como o relógio Android mais potente da geração.

Chase's Take: o nó não é tudo

Olhando só a litografia, o W1000 vence por nocaute: 3 nm GAA contra 4 nm. Mas anos de STA e signoff de timing ensinam que o nó é o começo da conversa, não o fim. O que decide a bateria é uma pilha de decisões bem menos glamourosas: power gating agressivo, domínios de tensão bem particionados, um coprocessador que deixe o SoC principal dormir de verdade e software que saiba quando acordar cada bloco.

Cada empresa está certa dentro da sua lógica. A Samsung precisa do W1000: ele é a prova viva de que o SF3 com GAA rende em volume, e cada Galaxy Watch vendido vira argumento comercial da foundry para clientes externos. O custo de pioneirismo — yield em rampa, bibliotecas imaturas — é real, mas o retorno estratégico compensa. É silício como marketing de foundry. A Qualcomm, sem foundry própria, diferencia onde pode: o coprocessador de 22 nm admite elegantemente que nem tudo precisa do nó mais avançado — para leakage em standby, o nó maduro pode ser até melhor. E o satélite NB-NTN é diferenciação pura, criada por quem entende de modem há trinta anos. A Apple, por sua vez, otimiza o widget inteiro: sem o menor transistor nem o modem mais exótico, tem o co-design mais profundo entre silício, watchOS e sensores. Siri no dispositivo, Double Tap e apneia do sono só existem porque o mesmo time desenhou chip e algoritmo. Para um MBA, a lição é clara: integração vertical troca flexibilidade por eficiência — e em vestíveis, eficiência é o produto.

Minha aposta para os próximos dois anos: a guerra migra de "quem tem o menor nó" para "quem particiona melhor a energia". Veremos mais coprocessadores dedicados, mais IA no domínio always-on e modems por satélite virando item de checklist em relógios premium, como o GPS virou há uma década.

Implicações para a indústria

Primeiro, o smartwatch virou veículo de qualificação de processos avançados. Como o smartphone foi o cavalo de Troia do 7 nm e do 5 nm, o relógio — dezenas de milhões de unidades, tolerância zero — está se tornando o carimbo de maturidade do 3 nm. Para fornecedores de IP e EDA, o signoff de GAA em designs de ultra-baixo consumo é a nova fronteira.

Segundo, a arquitetura de dois andares deve virar padrão, não exceção. A física não negocia: o leakage em standby domina o orçamento de um dispositivo ocioso 95% do tempo. Quem projeta SoC vestível monolítico luta contra a termodinâmica. Terceiro, a conectividade vira diferenciação: o satélite NB-NTN abre a categoria "segurança fora da grade", que justifica preço premium sem telas maiores nem sensores novos. Em mercados maduros, o próximo recurso matador raramente vem do bloco de computação; vem do rádio.

Por fim, no ecossistema aberto, a Qualcomm elevou o sarrafo: Google, Samsung e marcas chinesas agora têm uma plataforma de referência com IA no coprocessador e emergência por satélite. A pressão sobre MediaTek e Unisoc só aumenta — e o episódio 6 desta série, sobre SoCs de TWS e DSP de áudio, mostrará a mesma dinâmica se repetindo dentro do ouvido.

FAQ

Qual chip oferece a melhor duração de bateria?

Não há vencedor absoluto: a bateria depende do relógio inteiro — célula, display e software. Em arquitetura, o Snapdragon W5+ Gen 2 tem a abordagem mais explícita: o coprocessador always-on de 22 nm mantém o SoC principal dormindo nos 95% de tempo ocioso. O S10 compensa com co-design entre chip e watchOS; o W1000, com a eficiência do 3 nm GAA. Na prática, os três entregam cerca de um dia de uso típico, e dois ou mais em modo de economia.

Já posso comprar um smartwatch com mensagens de emergência por satélite?

A plataforma existe: o Snapdragon W5+ Gen 2, anunciado em 20 de agosto de 2025, é a primeira plataforma vestível com mensagens bidirecionais de emergência via satélite NB-NTN pela Skylo, e estreou no Google Pixel Watch 4. A disponibilidade depende de região, operadora e ativação do serviço Skylo. Apple S10 e Exynos W1000 não oferecem mensageria por satélite até outubro de 2026.

Por que o 3 nm GAA do Exynos W1000 é importante?

O Exynos W1000, anunciado em 3 de julho de 2024, é o primeiro chip vestível em 3 nm com transistores gate-all-around (GAA), no processo SF3 da Samsung Foundry. O GAA sucede o FinFET com melhor controle eletrostático do canal, reduzindo a fuga de corrente em dimensões mínimas — crucial para um dispositivo que vive de bateria. Estrategicamente, o chip prova que o 3 nm GAA da Samsung funciona em altíssimo volume num produto sem margem para falhas.

Qual desses chips é o melhor para IA no pulso?

Depende do tipo de IA. O Apple S10, com Neural Engine de 4 núcleos, é o mais maduro em IA always-on validada: Siri no dispositivo, Double Tap e notificações de apneia do sono. O Snapdragon W5+ Gen 2 divide a IA entre o DSP Hexagon V66K e a NPU Ethos-U55 do coprocessador, além do Location ML 3.0 para GPS até 50% mais preciso. O Exynos W1000 aposta na força da CPU, com multi-core até 3,7 vezes o do W930. Para saúde e gestos hoje, o S10 lidera; para IA contínua de baixo consumo, a arquitetura da Qualcomm é a mais promissora.

Nota: as especificações citadas baseiam-se em divulgações públicas da Apple, da Qualcomm e da Samsung até outubro de 2026 e podem variar conforme o modelo e a região.

Este foi o episódio 1 da série Wearable Silicon. Continue pelo episódio 0 — o guia dos semicondutores em óculos Meta e Oura Ring — e acompanhe o episódio 2, sobre o front-end analógico que lê o seu coração: os AFEs de PPG e ECG da ADI, da TI e da ams-Osram.

📩 Assine a newsletter da VLSI Korea

Receba primeiro no seu e-mail as nossas análises diárias de semicondutores. Assinatura gratuita.

Assinar grátis