VLSI Korea
Engineering
计算布尔代数：香农展开与 SAT
香农展开如何把布尔函数分解为 2:1 MUX？本文从余因子（cofactor）、布尔差分和变量量化出发，解释 SAT 搜索与 EDA 优化中的分支、剪枝和变量消去。
chinese
Engineering
关于半导体老化 - BTI/HCI、老化 SPICE 仿真
半导体也会老化 当今的 半导体器件 会出现一种 "老化 "现象 ，其性能会随着时间的推移而慢慢降低。 就像机械零件会随着时间的推移而磨损一样，MOSFET 晶体管也会在长时间工作后改变其电气特性，从而影响电路的性能。 这种现象称为半导体老化，主要原因是偏置温度不稳定性 (BTI) 和热载流子注入 (HCI)。...
Engineering
FPGA 与 ASIC：内部结构、差异与行业未来
让我们深入了解 FPGA 和 ASIC 的内部工作原理，探讨这两种技术的优缺点和业务影响： 我们将从半导体芯片设计中的抽象层开始，然后讨论 FPGA 和 ASIC 在结构上的差异，从技术、成本和数量的角度比较 FPGA 和 ASIC ，以及一些有趣的问题，如 "GPU 或 CPU 是 ASIC 吗？...
Engineering
设置时间和保持时间 - 掌握 VLSI 计时的基本原理
设置时间和保持时间 是数字电路中两个最重要的时序约束： 如果这两个条件不能同时满足，电路可能会进入不稳定状态并发生故障。 概述：通过飞机到达类比理解设置和保持 考虑一下机场的乘客登机系统。飞机准时起飞（时钟边缘）。乘客登机前需要满足两个条件： 在 VLSI...
![[VLSI CAD] MiniSAT？](https://images.unsplash.com/photo-1509228468518-180dd4864904?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDN8fG1hdGh8ZW58MHx8fHwxNzcyOTUwMDY2fDA&ixlib=rb-4.1.0&q=80&w=600)
Engineering
[VLSI CAD] MiniSAT？
满意度 (SAT) 问题可概括为以下问题： 变量能否设置为真/假，从而使给定的布尔公式为真？ 例如，给定公式 f(x,y,z)=(x || y) & (!x || z)， 这看起来很简单，但是当变量的数量达到数千或数万时， 2.MiniSat 是一种什么样的 SAT 求解器 MiniSat 是一种基于...
Engineering
什么是静态时序分析中的 Unate / Non-unate 单元？
当您学习数字电路设计时，您会遇到 unate / non-unate 单元 ，起初您会想："这有什么意义？" Unateness 是 STA 的一个标准，旨在 "用简单的规则安全、单调地定义最坏情况"。这是为了降低运行时性能和悲观程度。 1) Unate / Non-unate：单线定义...
Research
半导体设计职业和过渡战略
从本科生到工作三年的从业者，最常见的问题 我们汇编了一份清单，列出了我们在运营 VLSI Korea 期间收到的最常见的工作和职业问题。 我尽可能诚实地写下教授们没有教给你的东西： 事先抱歉。 1.简历与作品集 Q.我想为跳槽做准备，但由于内部安全问题，我不能留下任何东西。 半导体工程师需要投资组合吗？"...
Research
工程师如何在人工智能时代生存？
My Honest Thoughts 最近，我发现 LinkedIn 上的招聘信息有些奇怪： 公司要求的规格比以前高得多，但却很少有初级职位空缺。大多数职位都是与大学和行业有联系的承包部门提供的，剩下的少数职位也都是顶级求职者。职业岗位的情况也大同小异。...
Engineering
轨道数据中心（Orbital Data Center, ODC）技术报告
-> 由此引发成本问题。 如何在更广阔的空间中获取更多能量，同时消耗更少能量？ 轨道数据中心（Orbital Data Center，以下简称ODC）正是试图将"地球数据中心的电力·制冷·场地限制"转移至太空的尝试。 -> 正因如此，ODC备受瞩目。...
![[VLSI CAD] 表达在EDA中](https://images.unsplash.com/photo-1570841398972-8aaa69ec72f2?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDF8fGVzcHJlc3Nzb3xlbnwwfHx8fDE3NzA3MzU3MjZ8MA&ixlib=rb-4.1.0&q=80&w=600)
Engineering
[VLSI CAD] 表达在EDA中
什么是Espresso？在保持逻辑式功能的同时，实现“最小化AND/OR项数量”的经典标准算法 Espresso是 布尔逻辑最小化(logic minimization) 算法及工具。 1. Espresso解决的核心问题 以下两个逻辑式具有 完全相同的功能 。 第二个表达式：...
![[VLSI CAD] 两级逻辑化简难以实现的原因](https://images.unsplash.com/photo-1642952469120-eed4b65104be?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDJ8fGFsZ29yaXRobXxlbnwwfHx8fDE3NjkzMzE5NjV8MA&ixlib=rb-4.1.0&q=80&w=600)
Engineering
[VLSI CAD] 两级逻辑化简难以实现的原因
TL;DRDR EDA通过 启发式+剪枝+分支界定法 快速生成“足够好的解。 什么是两级逻辑最小化 ？ 场景 假设存在三个开关。 灯泡 F 在以下 三种情况 下点亮： 即，F = A'B'C + A'BC + AB'C 👉 3个AND + 1个OR 👉 冗长无谓。 将此简化的过程即为优化过程。...
Research
半导体设计工程师年薪排名
硅谷帝国的新秩序与工程师的价值 截至2025年，半导体已成为全球经济与技术霸权的核心。曾经被称为"工业之米"的半导体，如今已晋升为"工业之脑"，更是国家安全的核心资产。 人工智能革命彻底改变了数据中心的架构，而自动驾驶与边缘计算的普及，更将硅芯片设计的难度与重要性推向了前所未有的高度。 全球市值前八名的企业...