신입은 어디로 가야 하나: 설계·검증·PD 현실 비교

30초 요약

• 문이 가장 넓게 열린 곳은 검증(DV)이다. IC/ASIC 프로젝트 시간의 평균 55%가 verification에 쓰인다(Wilson Research Group, Siemens EDA 집계). 설계 인력이 제자리인 사이 검증 인력은 2007~2020년 연평균 6.8%씩 늘었다.
• 신입 초봉은 세 직무가 거의 같다. 한국 기준 삼성전자 DS 약 5,500만원, SK하이닉스 약 5,400만원(기본급, 커뮤니티 집계). 직무보다 회사의 성과급 구조가 1년차 총보수를 가른다.
• 경쟁의 본질은 직무가 아니라 관문이다. 삼성 2026년 하반기 공채는 그룹 약 1만명 규모, DS가 약 4,500명을 흡수할 전망(매일경제). GSAT 응시자만 8만~10만명에 이를 것이라는 전망이 나온다 — 직무 선택 이전에 필터가 먼저다.
• 5년 뒤 갈라지는 지점은 skill ceiling이다. RTL 설계는 architect로, 검증은 methodology/formal 리더로, PD는 timing closure·implementation 리드로. 미국 공개 채용 범위(Apple·Synopsys, employer-disclosed)를 보면 세 트랙 모두 시니어 구간에서 20만 달러대 base에 도달한다.
• 핵심 메시지: 입구는 운이지만 학습 순서는 선택이다. DV로 들어갔으면 옆에서 RTL을 쓰고, PD로 들어갔으면 RTL을 읽어라. 어느 문으로 들어가든 front-to-back 순서를 지켜야 10년 뒤에도 살아남는다.

인트로: "뭘 해야 할까요"라는 질문에 대한 솔직한 답

취준생이 가장 많이 하는 질문이 있다. "설계, 검증, PD 중에 뭘 해야 하나요?" 대답은 의외로 단순하다. 지금 당장은 셋 중 아무거나 — 열리는 문으로 들어가라. 그리고 들어간 뒤에는 순서를 지켜라.

이 말이 냉정하게 들릴 수 있다. 하지만 숫자를 보면 이해가 된다. 칩 하나를 만드는 데 드는 프로젝트 시간의 절반 이상이 검증이다. 그런데 정작 학생들은 "설계"라는 단어에만 꽂혀 있다. RTL 설계를 하고 싶다는 사람은 많은데, 그 설계를 깨뜨리고 증명하는 검증 인력이 얼마나 부족한지는 모른다. 수요와 공급의 괴리 — 그게 바로 이 글의 출발점이다.

이 글은 세 직무를 나란히 놓고 비교한다. 채용 규모, 경쟁률, 초봉, skill ceiling, 5년 뒤 커리어 아크, 워라벨까지. 한국 시장을 기준으로, 검증 가능한 숫자는 출처와 함께 적는다. 그리고 마지막에는 어떤 문으로 들어갔든 통하는 플레이북을 준다. "앞단계부터 배워라" 시리즈의 다섯 번째 글이다.

Deep Dive: 5개의 에피소드

Episode 1. 채용 규모 — 검증의 문이 제일 넓다

숫자부터 보자. Wilson Research Group의 IC/ASIC Functional Verification Trend Report(Siemens EDA 후원, 업계 표준 서베이)에 따르면, IC/ASIC 프로젝트 전체 시간 중 verification에 쓰이는 비중은 2016년 55%, 2018년 53%로 10년 넘게 절반을 웃돈다. 설계 엔지니어 본인도 업무 시간의 47%를 verification에 쓴다(2020년 집계). 그리고 인력 추이가 결정적이다: 2007~2020년 사이 IC/ASIC 설계 엔지니어 수요는 연평균 약 3% 성장에 그친 반면, 검증 엔지니어 수요는 연평균 6.8%로 두 배 넘게 빠르게 늘었다.

이게 채용 공고에 어떻게 번역되는가. 칩 회사 한 팀의 인력 구성을 보면, RTL 설계자 1명당 검증 엔지니어가 2명 붙는 구조가 흔하다. 설계를 "만드는" 사람보다 "깨뜨리고 증명하는" 사람이 더 많이 필요하다는 뜻이다. 2024년 서베이에서는 first silicon success rate가 14%로 20년 만에 최저를 기록했다 — 칩이 한 번에 안 나오니 검증의 몸값은 더 오른다.

한국 시장은 어떤가. 2026년 하반기 삼성 공채가 단적인 예다. 삼성 20개 계열사에서 최대 1만명 규모의 신입 채용이 예상되고, 그중 절반에 가까운 약 4,500명을 삼성전자 DS 부문이 흡수할 전망이다(매일경제, 2026년 10월 보도). DS 안에서도 설계·검증·PD·공정이 섞여 있지만, 구조적으로 검증과 PD(implementation) 쪽 TO가 설계보다 넓다. 설계는 소수 정예, 검증·PD는 물량전 — 이게 팹리스와 디자인 서비스 업계의 상식이다.

디자인 서비스 쪽도 보자. Harman Connected Services(HCS) 한국 법인은 약 230명 규모로 삼성 SoC의 AP·automotive·modem 프로젝트에서 검증과 PI/PD를 수행한다(공식 채용 공고 기준). SEMIFIVE, ADTechnology, Gaonchips 같은 국내 디자인 하우스들도 tapeout 물량이 늘면서 검증·PD 인력을 꾸준히 뽑는다. 신입이 칩 설계 업계에 들어가는 현실적인 루트는 생각보다 이쪽에 가깝다.

정리하면: TO(헤드카운트) 기준으로는 DV > PD > RTL 설계 순이다. "설계가 하고 싶다"는 마음은 이해하지만, 시장이 여는 문은 검증 쪽이 더 넓다는 게 팩트다.

Episode 2. 초봉 비교 — 직무 간 격차는 생각보다 작다

2026년 한국 기준, 세 직무의 신입 초봉 차이는 크지 않다. 대기업(삼성전자 DS·SK하이닉스) 기준 기본급은 약 5,400만~5,500만원 선이다. 삼성전자 DS 약 5,500만원, SK하이닉스 약 5,400만원, Micron Korea 같은 외국계 R&D도 5,400만원대로 커뮤니티에 집계된다(네이버 취업 커뮤니티·블로그 집계, 회사 공식 발표 아님).

중요한 건 기본급이 아니라 1년차 총보수다. 커뮤니티 집계 기준 삼성전자 DS 신입의 1년차 예상 총연봉은 8,500만~9,500만원, SK하이닉스는 1억 1,000만~1억 5,000만원으로 추산된다(yeon0720.tistory.com, 2026년 정리). 차이는 직무가 아니라 성과급 구조에서 온다. 삼성의 OPI는 연봉의 50% 상한이 있지만, SK하이닉스는 2025년 9월 노사합의로 PS 상한을 완전 폐지했다. 같은 "검증 엔지니어"라도 어느 회사에 들어가느냐가 초봉보다 중요하다는 뜻이다.

미국으로 눈을 돌리면 직무별 천장이 보인다. edu.vlsi.kr의 연봉 근거 페이지가 수집한 employer-disclosed(고용주 공개) 채용 범위를 보자:

• RTL 설계: Apple ASIC Design and Integration Engineer, 연 base 184,700~324,800 USD. Synopsys Senior Staff RTL Design Engineer(LPDDR PHY), 138,000~208,000 USD.
• Physical Design: Apple SoC Physical Design Engineer(Power Delivery), 165,800~292,400 USD. Apple CPU Implementation Silicon Correlation Engineer, 181,100~318,400 USD.
• STA: Synopsys R&D Principal Engineer(Static Timing Analysis), 191,000~286,000 USD.

세 트랙 모두 시니어 구간에서 base 20만 달러대 중반~30만 달러에 도달한다. 즉 돈의 천장은 직무가 아니라 레벨과 회사가 정한다. "PD가 돈을 더 번다"거나 "설계가 제일 대우받는다"는 말은, 적어도 글로벌 시장 데이터에서는 근거가 약하다. 신입 때 직무로 연봉 게임을 하려 하지 마라. 회사를 고르는 게 먼저다.

Episode 3. 경쟁의 현실 — 직무 선택보다 관문이 먼저다

삼성전자 공채의 숫자를 보자. 2026년 하반기 기준, 서류 전형에서는 채용 목표의 8~10배수를 GSAT 응시자로 추리고, GSAT에서는 면접 대상자의 2~3배수를 추린다(매일경제 보도). 하반기 GSAT 응시자는 8만~10만명에 이를 것이라는 전망이 나온다. 인기 직무의 경쟁률은 100:1을 넘고, 전체 평균도 30~50:1 수준으로 알려져 있다(취업 커뮤니티 추정치 — 공식 발표 아님).

여기서 냉정한 팩트 하나. GSAT는 직무를 가리지 않는다. 설계로 지원하든 검증으로 지원하든, PD로 지원하든, 서류와 GSAT라는 동일한 필터를 먼저 통과해야 한다. "검증은 경쟁률이 낮으니 쉽다"는 말은 반만 맞다. 직무별 TO 차이는 있지만, 삼성 공채의 1차 관문은 직무 무관이다. 진짜 직무 경쟁이 시작되는 건 면접부터다.

면접에서 세 직무의 질문은 완전히 다르다. RTL 설계 면접은 digital logic과 microarchitecture 사고를 본다 — blocking vs non-blocking, FSM 설계, pipeline hazard 같은 것. 검증 면접은 "어떻게 깨뜨릴 것인가"를 본다 — coverage closure 전략, UVM testbench 구조, constrained random의 한계. PD 면접은 PPA trade-off 감각을 본다 — floorplan이 timing에 미치는 영향, CTS skew 관리, IR drop 대응. edu.vlsi.kr의 면접 문제 은행(interviews 페이지)에는 RTL2GDS, STA, RTL 설계, 검증, DFT, 아날로그, 공정 직무의 기술 면접 문제가 3,600개 공개되어 있다. 지원 전에 본인이 어느 질문에 답할 수 있는지 테스트해 보는 게 가장 빠른 직무 적합도 진단이다.

팹리스와 디자인 하우스는 또 다르다. 여기는 GSAT 같은 필터가 없고, 곧바로 기술 면접이다. 대신 포트폴리오를 본다. RTL 설계 지원자라면 GitHub에 올린 RISC-V 코어나 FPGA 프로젝트, 검증 지원자라면 UVM testbench나 cocotb 기반 검증 환경, PD 지원자라면 OpenROAD/OpenLane으로 돌린 P&R 결과가 말해 준다. 신입에게 회사가 사는 건 "잠재력"이 아니라 "증거"다. 이건 세 직무 공통이다.

Episode 4. 5년 뒤 — 어디서 갈라지는가

5년차, 세 직무의 커리어 아크는 이렇게 갈라진다.

RTL 설계 → Architect 트랙. 5년 뒤의 설계 엔지니어는 microarchitecture를 그리고, spec을 쓰며, "무엇을 만들 것인가"를 결정하는 쪽으로 간다. 천장은 가장 높다 — SoC architect, fellow 레벨. 하지만 자리가 적다. 한 프로젝트에 architect는 한두 명이다. 나머지는 block owner로 남는다. 설계의 리스크는 "정예 소수" 구조다. 들어가기는 어렵고, 올라가는 길은 더 좁다.

검증(DV) → Methodology 리더 트랙. 5년 뒤의 검증 엔지니어는 UVM methodology, formal verification, coverage signoff 기준을 만드는 사람이 된다. 검증의 강점은 이동성이다. 검증 방법론은 회사와 프로젝트를 가리지 않는다 — 오늘 메모리 컨트롤러를 검증한 사람이 내일 AI accelerator를 검증할 수 있다. Formal, emulation, PSS(Portable Stimulus) 같은 스페셜티를 얹으면 몸값이 뛴다. 2024년 first silicon success 14%라는 숫자가 말해주듯, "테이프아웃을 지켜낸 검증 리드"의 시장 가치는 계속 오른다.

PD → Implementation/STA 리드 트랙. 5년 뒤의 PD 엔지니어는 timing closure를 책임지는 사람이다. Floorplan부터 CTS, routing, physical signoff까지 — 칩이 실제로 나오는 마지막 관문의 주인이다. PD의 강점은 대체 불가능성이다. Tapeout 3개월 전, timing이 안 닫히는 밤 11시에 문제를 풀 수 있는 사람은 몇 없다. 이 희소성이 몸값이다. Apple의 CPU implementation 채용 범위가 181,100~318,400 USD인 이유다. 약점은 기술이 EDA 툴과 공정에 강하게 묶인다는 것 — 툴이 바뀌면 다시 배워야 한다.

워라벨의 진실도 짚자. 세 직무 모두 tapeout 앞에서는 야근한다. 다만 패턴이 다르다. RTL 설계는 spec 변경과 ECO의 반복 — "어제 짠 RTL 오늘 다시 짜기". 검증은 regression과 debug의 무한 루프 — 버그 하나 잡으면 두 개가 나온다. PD는 tapeout 직전 timing closure 지옥 — 물리 법칙과 싸우는 3개월. 어느 직무도 워라벨이 좋지 않다. 다만 PD는 tapeout이 끝나면 숨을 돌리고, 검증은 프로젝트 내내 꾸준히 바쁘고, 설계는 초반에 바쁘다. 본인의 체력 패턴에 맞춰 고르는 게 현실적이다.

Episode 5. 플레이북 — 어떤 문으로 들어갔든, 앞단계부터 배워라

이제 핵심이다. 입구는 운이다. TO가 많은 검증으로 들어갈 수도 있고, 운 좋게 설계로 들어갈 수도 있고, PD로 시작할 수도 있다. 하지만 학습 순서는 선택이다. 어느 문으로 들어갔든, front-to-back 순서를 지켜라: RTL → 검증 → synthesis/PD → STA/signoff. "전반적으로 다 해봐야 한다."

Case A. 검증(DV)으로 입사했다면 — RTL을 써라. 검증 엔지니어의 가장 흔한 함정은 "남의 RTL만 읽다가 내 RTL을 못 쓰는 사람"이 되는 것이다. 처방은 단순하다. 네가 검증하는 블록의 RTL을 옆에 띄워 놓고, 주말에 그걸 처음부터 다시 써 봐라. Spec만 보고 같은 기능을 구현해 보고, 네 RTL과 원본 RTL을 formal로 비교해 봐라. 그리고 cocotb나 SystemVerilog로 네가 쓴 RTL의 testbench도 직접 짜 봐라. 6개월이면 "읽는 사람"에서 "쓰는 사람"이 된다. 검증 경력 3년차에 RTL도 쓸 줄 아는 사람은 시장에서 희귀하다 — 설계팀이 탐낸다.

Case B. RTL 설계로 입사했다면 — 검증을 배워라. 설계 엔지니어의 함정은 "내 RTL이 맞다고 믿는" 것이다. 네가 짠 블록에 대해 UVM testbench를 직접 짜고, coverage 100%를 노려 봐라. Constrained random stimulus를 돌리면 네가 놓친 corner case가 반드시 나온다. 그 순간 깨닫는다 — "아, 검증이 왜 55%인지". 설계자가 검증을 알면 RTL 품질이 달라진다. Synthesis-friendly coding, CDC(cross-domain crossing) 처리, DFT 삽입을 고려한 설계 — 이건 검증과 백엔드를 아는 설계자만 할 수 있다.

Case C. PD로 입사했다면 — RTL을 읽어라. PD 엔지니어의 함정은 "netlist만 보는 사람"이 되는 것이다. Timing violation이 떴을 때 netlist만 들여다보지 말고, 그 path의 RTL 소스까지 거슬러 올라가 봐라. "왜 이 path가 critical한가"를 RTL 구조에서 이해하면, ECO와 restructuring 제안의 질이 달라진다. 그리고 synthesis부터 배워라 — Design Compiler/Genus의 리포트를 읽을 줄 알아야 PD가 보인다. PD 3년차에 RTL 읽고 synthesis 돌릴 줄 아는 사람은 STA 리드로 가는 지름길을 탄다.

공통 과제 (3개, 순서대로): 1. RISC-V 코어 하나를 끝까지 — Ibex 같은 오픈소스 코어를 가져와서 RTL을 읽고, testbench를 짜고, OpenROAD로 P&R까지 돌려 봐라. edu.vlsi.kr의 Engineering 페이지에 OpenTitan, Ibex, VexRiscv 같은 오픈 디자인이 카탈로그로 정리되어 있다. 이거 하나면 세 직무의 언어가 다 보인다. 2. 면접 문제 3,600개를 직무별로 풀어라 — edu.vlsi.kr interviews 페이지. 본인 직무가 아닌 섹션도 풀어 봐라. 검증 엔지니어가 PD 문제를 풀 수 있으면, 그게 바로 front-to-back이다. 3. Tapeout 후기를 찾아 읽어라 — 성공한 칩 뒤에는 항상 "검증이 살렸다" 또는 "PD가 막았다"는 이야기가 있다. 남의 tapeout에서 배우는 게 가장 싼 수업료다.

edu.vlsi.kr 연계 로드맵

이 글에서 비교한 세 직무를 edu.vlsi.kr에서 이어서 파고들 수 있다. 전부 실제로 열리는 페이지다(2026-10-11 확인).

• RTL 설계 연봉 근거 — Apple·Synopsys의 employer-disclosed 채용 범위로 RTL 설계의 글로벌 몸값을 확인한다. 본문 Episode 2의 숫자 출처.
• 설계검증 연봉 근거 — DV 직무 패밀리의 정의와 관련 역할(UVM·Formal·Emulation). 공식 채용 범위는 아직 보강 중이라, 이 페이지가 채워지는 속도가 곧 DV 수요의 바로미터다.
• Physical Design 연봉 근거 — Apple의 PD·CPU implementation 공개 범위가 있다. PD의 천장이 궁금하면 여기서 확인.
• 신입을 위한 STA vs PD 비교 Q&A — STA와 PD의 일상 문제 유형, ownership 경계, 도구 노출도를 비교한 답변. PD로 갈지 STA로 갈지 고민 중이면 필독.
• 반도체 직무별 면접 문제 은행 — 3,600개 공개 개념 기반 문제. RTL2GDS·STA·검증·DFT 직무별로 난이도별 연습이 된다. 본문 Episode 3의 자가진단용.
• 반도체 채용 레이더 — 채용 공고 모니터링. 어느 직무의 TO가 도는지 주기적으로 확인하는 습관을 들여라.

Chase's Take

솔직히 고백하자. 나는 PD로 시작했다. SiFive Korea(현 SEMIFIVE)에서 physical implementation 엔지니어로, Samsung 5nm부터 14nm까지 RTL-to-GDS 풀오너십으로 5개 넘는 tapeout을 했다 — Rebellions ATOM, FuriosaAI WARBOY, RHEA 같은 칩들이 내 손을 거쳤다. 그때 나는 "PD가 최고"라고 생각했다. Tapeout 밤샘의 희열을 아는 사람은 PD밖에 없다고 믿었다.

그리고 지금 나는 Synopsys에서 PrimeTime/PrimeShield/PrimePower — STA와 signoff 툴을 만드는 Staff Product Engineer다. 백엔드 툴 회사에 앉아 있는 셈이다. 아이러니하게 들릴지 모르지만, 그래서 더 확신한다. 주니어는 무조건 앞단계부터 배워야 한다.

내가 PD를 할 때 가장 무서웠던 순간은 timing violation의 원인이 RTL 구조에 있을 때였다. Netlist만 보는 PD는 그걸 못 푼다. RTL을 읽을 줄 알았기 때문에, "이 path는 애초에 이렇게 짜면 안 되는 구조였다"고 말할 수 있었고, 그게 나를 평범한 PD와 갈랐다. 반대로 지금 STA 툴을 만들면서는, PD 현장에서 timing closure가 어떻게 터지는지를 몸으로 아니까 고객의 문제를 읽을 수 있다. 앞단계를 아는 백엔드 엔지니어와 모르는 백엔드 엔지니어는 다른 직업이다.

그래서 이 시리즈의 주장이 "앞단계부터 배워라"인 거다. RTL first, 그 다음 검증, 그 다음 synthesis/PD, 그 다음 STA/signoff. 이 순서는 취향이 아니라 칩이 만들어지는 순서다. 칩이 만들어지는 순서대로 배우면, 어느 단계에 서 있어도 앞뒤가 보인다.

신입에게 마지막으로 한 마디. "설계 vs 검증 vs PD"로 고민하는 건 좋은데, 그 고민에 6개월 쓰지 마라. 열리는 문으로 들어가서, 들어간 뒤에 앞단계를 메워라. 5년 뒤 너의 몸값을 정하는 건 첫 직무가 아니라, 첫 직무 밖을 얼마나 배웠느냐다. 전반적으로 다 해봐야 한다. 이건 구호가 아니라 생존 전략이다.

FAQ

Q1. 검증(DV)이 TO가 가장 많다면서요? 그럼 다들 검증으로 가면 되는 거 아닌가요? TO가 많다는 건 기회가 많다는 뜻이지, 쉽다는 뜻이 아니다. 검증은 "증명"의 직무라 논리적 엄밀함을 요구하고, UVM·formal·coverage 같은 별도의 스킬셋이 필요하다. TO가 넓은 문일수록 그 문에 맞는 준비를 한 사람이 통과한다. 준비 없이 가면 떨어진다.

Q2. RTL 설계가 제일 어렵고 대우가 좋다던데 사실인가요? 반은 맞고 반은 틀리다. 설계는 들어가기 어렵다(소수 정예). 하지만 미국 employer-disclosed 채용 범위를 보면 시니어 구간의 base는 세 직무 모두 20만 달러대 중반~30만 달러에 도달한다. 천장은 직무가 아니라 레벨과 회사가 정한다.

Q3. PD는 AI가 대체할 거라는 말이 있던데요? PD의 반복 작업(placement 초안, routing)은 AI·자동화가 잠식하고 있다. 하지만 timing closure의 판단, PPA trade-off, tapeout 책임은 자동화가 못 가져간다. 오히려 "툴이 못 푸는 문제를 푸는 PD"의 희소성은 오른다. 툴 오퍼레이터가 아니라 closure 오너가 되어라.

Q4. 신입 때부터 front-to-back을 다 배우라는 게 현실적인가요? 현업 업무와 병행하라는 게 아니다. 본업은 본업대로 하되, 사이드 프로젝트로 앞단계를 메우라는 뜻이다. 검증 엔지니어라면 주말에 RTL 한 블록 써 보기, PD 엔지니어라면 맡은 블록의 RTL 읽기가 시작이다. 6개월이면 "읽는 사람"에서 "쓰는 사람"으로 바뀐다.

면책: 이 글은 커리어 조언이 아닙니다. 연봉·채용 수치는 추정치이며 개인·회사 조건에 따라 달라집니다. 결정 전 반드시 공식 채용 공고를 확인하세요.