삼성 vs SK하이닉스, SEDEX에서 드러난 AI 메모리 전쟁의 본질

30초 요약

• SEDEX 2026(10월 14~16일, 서울 코엑스)이 역대 최대 규모(300개사·888부스)로 개막했다. 삼성전자와 SK하이닉스는 나란히 7세대 HBM인 HBM4E 실물을 전시했다. 양사 모두 최대 16.0Gbps, 최대 4.0TB/s, 48GB(12단)라는 동일한 스펙을 내걸었다 — 스펙 경쟁은 무승부로 끝났다.
• 진짜 승부는 다른 곳에서 벌어진다. 삼성전자의 테제는 **'통합'**이다. DS 부문 CTO 송재혁 사장은 "DRAM·로직·CIS·패키징을 모두 커버하는 세계 유일의 회사"라며, HBM4의 베이스 다이를 자사 4나노 파운드리로 직접 만드는 수직통합을 앞세웠다.
• SK하이닉스의 테제는 **'전문화 + 계층 확장'**이다. 개발총괄(CDO) 안현 사장은 "HBM만으로는 급증하는 AI 메모리 수요를 감당할 수 없다"고 선언하고, HBM의 10배 이상 용량을 노리는 **HBF(High Bandwidth Flash)**라는 새로운 메모리 계층을 제시했다. HBF 최종 기술 규격은 2027년 1월 확정 목표다.
• 두 전략이 정면으로 만나는 전장은 **PIM(Processing-in-Memory)**이다. 삼성전자는 LPDDR-PIM, SK하이닉스는 LPDDR6-PIM을 내세우며, 10월 15일 오후 1시 코엑스에서 열리는 JEDEC 포럼에서 표준화 주도권을 다툴 예정이다.
• 삼성전자는 약 360조 원을 투입하는 용인 국가산단 계획을 공개했다. 2027년 착공, 2029년 10월 첫 생산라인 가동이 목표다. '통합' 테제를 물리적으로 증명하는 베팅이다.
• 투자 시사점: HBF 표준 확정(2027년 1월), 고객별 커스텀 HBM 분기, PIM 표준화 주도권이 향후 5년 메모리 밸류체인을 결정한다. (Source: 아주경제, Source: 노컷뉴스)

Background: 같은 HBM4E, 정반대 이야기

국내 최대 반도체 전시회 SEDEX 2026이 10월 14일 서울 코엑스에서 개막했다. 한국반도체산업협회가 주관하는 올해로 28회째인 이번 행사는 '실리콘 지능의 시대로(Into the Era of Silicon Intelligence)'를 주제로 300개 기업, 888개 부스가 참가해 역대 최대 규모를 기록했다. (Source: 데일리안)

전시장 입구에서 가장 눈에 띄는 대결은 삼성전자와 SK하이닉스의 HBM4E 전시다. 양사 모두 7세대 HBM 실물을 전면에 내세웠다. 삼성전자는 지난 5월 1c DRAM과 4나노 로직 다이를 적용한 48GB 12단 HBM4E 샘플을 세계 최초로 출하했고, SK하이닉스는 6월 컴퓨텍스에서 12단 48GB HBM4E를 공개한 뒤 샘플 공급을 마쳤다. 양사 모두 엔비디아에 샘플을 출하한 상태다. (Source: 헤럴드경제, Source: 데일리안)

흥미로운 점은 스펙표가 사실상 동일하다는 것이다. 양사 모두 **최대 16.0Gbps의 핀당 속도, 최대 4.0TB/s의 대역폭, 48GB 용량(32Gb 다이 12단)**을 내걸었다. 삼성전자는 안정 구동 기준 14Gbps에서 3.6TB/s, 최대 구동에서 4.0TB/s라는 두 단계 수치를 공개했고, SK하이닉스는 전작 대비 에너지 효율 20% 이상 개선을 강조했다. (Source: IT조선)

스펙이 같아졌다는 것은 경쟁의 축이 바뀌었다는 뜻이다. 이제 승부는 '누가 더 빠른가'가 아니라 'AI 시대의 메모리 아키텍처를 누가 정의하는가'로 이동했다. 개막일 기조연설에서 양사 수뇌부가 내놓은 메시지가 그 증거다.

Business Deep Dive

1. 시장의 현주소: 과점, 그리고 스펙 동률의 의미

글로벌 HBM 시장은 사실상 한국 2사가 장악하고 있다. SK하이닉스가 HBM3·HBM3E 세대에서 선두를 달리며 시장 과반을 차지했고, 삼성전자는 HBM4 세대에서 1c DRAM이라는 최선단 공정을 앞세워 추격하고 있다. HBM4E에서 양사가 동일한 최고 스펙에 도달했다는 것은, 스펙만으로는 더 이상 차별화가 안 되는 국면에 들어섰다는 신호다.

이때 기업이 선택할 수 있는 전략은 두 가지다. 하나는 스펙 너머의 '시스템'을 파는 것이고, 다른 하나는 스펙 너머의 '계층'을 만드는 것이다. 삼성전자는 전자를, SK하이닉스는 후자를 택했다.

2. 삼성의 테제: 통합(Integration) — "유일한 회사"

삼성전자 DS 부문 CTO 송재혁 사장은 기조연설에서 삼성전자가 "DRAM 메모리, 로직 칩, CMOS 이미지센서, 패키징을 모두 커버하는 세계 유일의 회사"라고 강조했다. 이는 단순한 자랑이 아니라 비즈니스 모델 선언이다. (Source: TechTimes)

통합 테제의 실체는 베이스 다이에 있다. HBM 스택 맨 아래층인 베이스 다이는 D램 층과 GPU 사이의 데이터 교통을 관장하는 로직 다이로, HBM4 세대부터는 고도의 연산·제어 기능을 수행하는 시스템반도체가 됐다. 삼성전자는 이 베이스 다이를 자사 4나노 파운드리 공정으로 직접 만든다. 메모리 코어 다이(1c DRAM)부터 로직 설계, 베이스 다이, 첨단 패키징까지 일괄 처리하는 구조다. 외부 파운드리에 맡기는 경쟁사가 할 수 없는 **메모리-로직 공동 최적화(co-optimization)**가 가능해지고, 마진도 내부에 남는다.

전시 제품들이 이 테제를 뒷받침한다. LPDDR-PIM(메모리 내부 연산), zHBM(GPU 위에 HBM을 직접 적층하는 3D 메모리 아키텍처 목업), zNAND-O(엣지 AI용 3D NAND 솔루션 목업), 2.3D Cube-E(실리콘 브릿지 기반 확장형 패키징), 3D Cube-H(3D 패키징)가 한 부스에 나란히 전시됐다. zHBM은 HBM4E 대비 GPU당 성능 4~8배, 와트당 성능 최대 3배를 노리고, zNAND-O는 기존 NAND 대비 읽기 대역폭과 에너지 효율을 최대 7배 끌어올리는 것을 목표로 한다. "AI 시스템 전체를 설계한다(Architecting AI Systems)"는 전시 주제 그대로다. (Source: IT조선, Source: 아주경제)

그리고 통합 테제의 물리적 증명이 용인 국가산단이다. 삼성전자는 약 360조 원을 투입해 2027년 부지 조성·착공에 들어가고, 2029년 10월 첫 생산라인 가동을 목표로 한다. 약 70개의 소재·부품·장비 및 팹리스 기업이 입주하는 생태계형 산단이다. 메모리·파운드리·패키징을 한 지붕 아래 묶는 '통합'이 단지 설계 철학이 아니라 실제 땅과 돈으로 증명되는 전략임을 보여준다. (Source: 아주경제)

3. SK하이닉스의 테제: 전문화 + 계층 확장 — "HBM만으론 부족하다"

SK하이닉스 개발총괄 안현 사장의 기조연설 제목은 'AI 시대, 메모리 혁신의 방향을 묻다'였다. 핵심 진단은 KV 캐시 병목이다. AI 추론이 복잡해지고 컨텍스트가 길어질수록, 이전 토큰 정보를 저장하는 KV 캐시가 HBM 용량을 먼저 고갈시킨다는 것이다. 안 사장은 AI 인프라의 성능 규모가 2030년에는 2026년 대비 약 20배로 확대될 것으로 전망했다. (Source: 동아일보, Source: 노컷뉴스)

해법은 HBM을 더 빠르게 만드는 것이 아니라 메모리 계층 자체를 재설계하는 것이다. 안 사장이 제시한 로드맵은 세 갈래다.

첫째, HBM의 고도화와 커스텀화. HBM4E에 이어 2027년에는 HBM5와 커스텀 HBM4E를 병행 추진한다. 커스텀 HBM은 베이스 다이에 고객별 맞춤형 로직 IP를 넣어 특정 AI 가속기에 최적화하는 방식으로, 베이스 다이의 로직 공정은 TSMC의 선단 공정을 활용한다. 메모리 회사가 로직 설계 역량을 내재화하면서도 제조는 최고의 파운드리에 맡기는 전문화된 분업이다. (Source: IT조선, Source: 코리아중앙데일리)

둘째, 3D Stacked DRAM. SRAM과 HBM 사이의 간극을 메우는 새 계층으로, GPU·NPU 등 로직 칩 위에 D램을 직접 적층해 데이터 이동 거리를 줄인다. 입출력(I/O)을 기존 HBM보다 수십 배 늘려 AI 성능 병목을 푼다는 구상이다. 삼성의 zHBM과 개념적으로 닮았지만, SK하이닉스는 이를 HBM-HBF와 함께 계층 로드맵의 한 축으로 포지셔닝한다. (Source: 프라임경제)

셋째, 그리고 가장 파격적인 것이 **HBF(High Bandwidth Flash)**다. HBM에서 축적한 TSV 적층과 고속 I/O 기술을 NAND 플래시에 적용한 차세대 메모리로, 동세대 HBM 대비 절반 수준의 대역폭에 약 10배의 용량을 개발 목표로 삼았다. HBM과 D램 사이에 새로운 메모리 티어를 만들어, 추론 과정에서 반복적으로 읽히는 대규모 데이터를 연산 장치 가까이에 두는 구조다. AI 추론은 읽기 작업이 쓰기보다 압도적으로 많아(특정 모델 사례에서 약 30만 배) NAND 기반이 적합하다는 것이 SK하이닉스의 설명이다. 올해 7월 스펙 0.7을 공개했고, 2027년 1월 최종 기술 규격을 확정한 뒤 샌디스크 등 글로벌 파트너와 표준화를 추진한다. (Source: 노컷뉴스, Source: NSP통신, Source: 동아일보)

4. PIM: 두 전략이 만나는 전장

두 회사의 로드맵이 정면으로 충돌하는 지점이 PIM이다. 삼성전자는 LPDDR-PIM 실물을 공개했고, SK하이닉스는 LPDDR6-PIM으로 맞섰다. PIM은 연산을 메모리 내부에서 수행해 데이터 이동을 줄이는 기술로, LLM 추론의 병목이 '연산'이 아니라 '데이터 이동'이라는 진단 위에서 양사가 동시에 선택한 카드다. (Source: 글로벌이코노믹)

이 전장의 규칙을 정하는 자리가 10월 15일 오후 1시 코엑스 C홀에서 열리는 JEDEC 포럼('AI Memory Architectures, Testing, and Ecosystem Readiness')이다. 삼성전자는 LLM 추론에서의 메모리 성능 한계와 LPDDR 기반 PIM 기술을, SK하이닉스는 온디바이스 AI용 LPDDR6-PIM과 JEDEC 표준화 동향을 발표할 예정이다. Advantest(HBM 범프 테스팅), Keysight(DDR6/LPDDR6 테스팅), Synopsys(서버 메모리), Intel(온디바이스 AI 메모리), MediaTek도 참여한다. 표준을 쓰는 자가 생태계를 지배한다는 점에서, 이 포럼은 단순 기술 세미나가 아니라 향후 5년 메모리 아키텍처의 주도권을 가르는 자리다. (Source: 뉴스핌, Source: 뉴시스)

5. 원가 구조로 본 두 베팅의 리스크

두 전략은 리스크를 서로 다른 층에 둔다. 삼성의 리스크는 공정 리스크다. 1c DRAM과 4나노 베이스 다이라는 최선단 조합은 수율 곡선을 타야 하고, 파운드리 가동률과도 연결된다. SK하이닉스의 리스크는 적층 리스크와 표준 리스크다. 16단 적층은 층마다 수율이 곱해지는 구조라 본딩 정밀도(TC Bonder 등 장비)가 생명줄이고, HBF는 표준을 먼저 만들어 생태계를 끌어와야 하는 게임이다. 표준화에서 샌디스크라는 파트너를 확보한 것은 이 리스크를 낮추는 포석이다.

공통의 역풍도 있다. 일론 머스크 테슬라 CEO는 최근 소셜미디어에서 메모리 가격에 대한 불만을 공개적으로 표출했다. 고객인 빅테크들이 "메모리가 너무 비싸다"고 느끼기 시작했다는 신호다. 과점의 가격 결정력이 강해질수록, 고객들은 커스텀 HBM·표준화를 통한 견제를 강화할 것이다. 이것이 양사 모두 '커스텀'과 '표준'을 동시에 외치는 배경이다. (Source: 동아일보)

Chase's Take

같은 HBM4E 실물을 놓고 두 회사가 정반대 이야기를 한다는 것 자체가 이 산업의 현주소를 보여준다. 스펙 경쟁이 끝나면 남는 것은 아키텍처의 정의권이다. 삼성은 "우리가 다 하니까 우리 아키텍처를 써라"고 하고, SK하이닉스는 "계층이 늘어나니까 새 계층의 표준을 우리가 쓴다"고 한다. 두 주장 모두 일리가 있다. AI 워크로드가 학습에서 추론으로 무게중심을 옮기는 한, 용량(KV 캐시)과 시스템 통합(베이스 다이+패키징)은 동시에 중요해진다.

한국 관점에서 보자. 삼성의 360조 용인 베팅과 SK하이닉스의 HBF 표준 선점은 같은 동전의 양면이다. 둘 다 '표준과 생태계'의 게임을 하고 있다. 용인은 통합 생태계를 물리 공간에 짓는 것이고, HBF는 새 메모리 티어의 표준을 선점해 논리 공간의 생태계를 짓는 것이다. 메모리 강국의 다음 10년은 누가 더 높이 쌓느냐가 아니라, 누가 더 많은 파트너를 자신의 계층·표준 안에 끌어들이느냐로 결판난다.

검증과 반론도 필요하다. 첫째, HBF의 '10배 용량·절반 대역폭'은 아직 개발 목표이지 양산 스펙이 아니다. 2027년 1월 규격 확정 이후 파트너들의 채택이 관건이다. 둘째, 커스텀 HBM은 고객(NVIDIA 등 가속기 설계자)과의 설계 분담 구조에 따라 마진 배분이 달라진다. 베이스 다이를 누가 설계하고 누가 만드느냐가 곧 주도권이다. 셋째, PIM은 개념적으로는 10년 넘게 논의된 기술이다. JEDEC 표준화가 이번에 실제 제품 채택으로 이어질지가 관건이지, 포럼 개최 자체가 승리는 아니다.

Implications: 투자·경영 시사점

• 메모리 투자자: HBM4E 스펙 동률은 주가에 이미 반영된 뉴스다. 다음 카탈리스트는 (1) HBF 최종 규격(2027년 1월)과 파트너 채택, (2) 고객별 커스텀 HBM 수주 분기, (3) PIM 표준화 주도권이다. 용인 첫 팹 가동(2029년 10월 목표)은 삼성 중장기 캐파 가시성의 잣대다.
• AI 가속기·빅테크(메모리 바이어): 메모리 과점의 가격 결정력이 정점인 국면이다. 멀티소싱과 커스텀 HBM 공동 설계가 가격 협상력의 핵심 레버다. HBF가 표준화되면 추론 인프라의 메모리 TCO 구조가 바뀔 수 있으니 아키텍처 로드맵에 반영할 시점이다.
• 장비·소부장: 16단 적층 시대의 TC Bonder 정밀도, HBM 범프 테스팅(Advantest), DDR6/LPDDR6 테스팅(Keysight) 수요가 표준화와 함께 커진다. 용인 산단 70개사 입주 계획은 국내 소부장 중장기 수주의 바로미터다.
• 경영 일반: 표준을 선점하려는 자와 통합으로 묶으려는 자의 대결은 메모리만의 이야기가 아니다. 자사 산업에서 '계층을 새로 만드는 쪽'과 '전부를 통합하는 쪽' 중 어디에 설 것인가는 플랫폼 전략의 고전적 분기점이다.

FAQ

Q1. HBM4E는 HBM4와 무엇이 다른가요? A1. HBM4E는 7세대 HBM으로, HBM4의 확장 세대입니다. 삼성과 SK하이닉스 모두 최대 16.0Gbps 핀당 속도, 최대 4.0TB/s 대역폭, 48GB 용량(32Gb 다이 12단)을 목표로 합니다. 삼성은 1c DRAM 코어와 자사 4나노 공정 베이스 다이를, SK하이닉스는 성숙한 1b DRAM 공정과 TSMC 로직 공정 베이스 다이를 사용합니다. 양사 모두 2026년 엔비디아에 샘플을 출하했습니다.

Q2. HBF는 HBM을 대체하는 메모리인가요? A2. 아닙니다. HBF(High Bandwidth Flash)는 HBM을 대체하는 것이 아니라 HBM과 D램 사이에 들어가는 새로운 메모리 계층입니다. NAND 플래시에 TSV 적층과 고속 I/O 기술을 적용해 동세대 HBM 대비 절반 수준의 대역폭에 약 10배의 용량을 노립니다. AI 추론의 KV 캐시처럼 반복적으로 읽히는 대용량 데이터를 연산 장치 가까이에 두는 용도이며, 최종 기술 규격은 2027년 1월 확정 목표입니다.

Q3. PIM이 왜 갑자기 중요해졌나요? A3. AI 추론의 병목이 연산 능력(GPU FLOPS)이 아니라 데이터 이동으로 확인됐기 때문입니다. LLM 추론에서는 가중치와 KV 캐시를 메모리에서 연산 장치로 옮기는 데 시간과 전력이 소모됩니다. PIM은 메모리 내부에서 연산을 수행해 이 이동을 줄입니다. 삼성전자는 LPDDR-PIM, SK하이닉스는 LPDDR6-PIM을 내세우며 10월 15일 JEDEC 포럼에서 표준화 동향을 논의합니다.

Q4. 삼성전자의 용인 360조 투자는 무엇을 의미하나요? A4. 메모리·파운드리·패키징을 한곳에 묶는 '통합' 전략의 물리적 증명입니다. 삼성전자는 용인 국가산단에 약 360조 원을 투입해 2027년 착공, 2029년 10월 첫 생산라인 가동을 목표로 하며, 약 70개의 소재·부품·장비 및 팹리스 기업이 입주하는 생태계를 조성합니다. 통합 테제가 설계 철학을 넘어 실제 캐파와 공급망으로 구현되는 과정입니다.

본 글은 2026년 10월 15일 기준 공개 자료를 바탕으로 작성됐습니다. HBF 규격·PIM 표준화 등 언급된 로드맵은 각 사의 개발 목표이며 변경될 수 있습니다. 투자 판단의 근거로 사용하지 마세요.[^1]

[^1]: 근거의 한계: 본문에 인용된 수치는 각 언론 보도 및 기업 발표 자료를 교차 확인한 것이며, JEDEC 포럼(10월 15일 개최)의 논의 결과는 본稿 작성 시점에 공개되지 않아 포함하지 않았습니다.