Micron em profundidade: o webinar de tecnologia dissecado — HBM vertical, os roteiros 1-delta e G11 e o veredicto sobre o 4F²

Resumo em 30 segundos

• Em 21 de outubro de 2026, a Micron usou um webinar de tecnologia dedicado — um formato que reserva para declarações de nível de roteiro — para registrar a sua próxima década, com Scott DeBoer, presidente e diretor de tecnologia e produtos, como apresentador.
• O produto de manchete era novo: HBM vertical, que une a memória diretamente em cima de um processador em vez de estacioná-la ao lado do die, além de um produto irmão, a memória vertical de inferência de borda, para robôs e automóveis.
• O roteiro se firmou: o nó DRAM 1-delta (1δ) entra em rampa no segundo semestre de 2027 a partir de Boise, com ganho de densidade de bits em torno de 25%, e a NAND salta direto da Gen 9 para a G11 — mais de 400 camadas, o dobro da densidade de bits, 1,5x a velocidade de E/S — também em rampa no fim de 2027.
• DeBoer enterrou publicamente a DRAM 4F², o design de célula que um rival persegue: a Micron afirma que inventou o 4F², estudou-o por duas décadas e concluiu que sua vantagem de densidade é "um pouco mito". A DRAM 3D ocupa seu lugar no roteiro, entre os nós 1-zeta e 1-eta.
• A oferta permanece apertada por pelo menos dois anos, sem um ponto de equilíbrio visível, e os produtos verticais consomem mais wafers por bit do que a DRAM convencional — "as razões de troca continuam aumentando" — de modo que a expansão de memória para IA segue canibalizando a oferta de produtos básicos.
• O mercado aprovou: a MU subiu cerca de 2% no dia, para aproximadamente US$ 915, e a Cantor Fitzgerald reiterou uma recomendação de overweight com preço-alvo de US$ 2.000.

O evento: o que a Micron realmente apresentou

A Micron anunciou o webinar apenas dois dias antes, em 19 de outubro, por comunicado de imprensa — pouco aviso para uma sessão que se revelou a declaração pública de tecnologia mais completa da empresa no ano. Não foi uma chamada de resultados nem o lançamento de um produto. Foi um depoimento de roteiro, dirigido a analistas, clientes e — leia nas entrelinhas — concorrentes.

DeBoer abriu com a declaração de posicionamento mais forte da Micron em anos: a empresa, disse, está em "sua posição mais forte da história". Depois percorreu três famílias de tecnologia — DRAM, HBM e NAND — antes de fechar com oferta, pesquisa e o papel da IA dentro do próprio processo de desenvolvimento da Micron. A sessão de perguntas, que incluiu uma troca incisiva com Tim Arcuri, analista da UBS, sobre o 4F², produziu algumas das frases mais citáveis do dia.

Uma divulgação importa para ler tudo o que segue: não houve nova orientação financeira nesta sessão. Os números abaixo são números de tecnologia e roteiro, complementados em uma seção claramente rotulada pelo pano de fundo financeiro dos resultados de 30 de setembro e dos registros regulatórios de outubro da Micron.

DRAM: 1-delta em 2027, depois bonding, depois 3D

A história DRAM da Micron tinha quatro camadas: o nó que é enviado agora, o nó que entra em rampa em 2027, o nó seguinte e a ruptura arquitetônica que vem depois.

O carro-chefe atual é o 1-gamma (1γ). Ao longo do próximo ano, ele sustenta a linha de produtos central — DRAM de servidor, LPDDR e os dies centrais da família HBM4E. O sucessor é o 1-delta (1δ), que DeBoer descreveu como o quinto nó DRAM consecutivo da Micron na liderança da indústria. Ele entra em rampa no segundo semestre de 2027, começando em Boise, Idaho — o mesmo local onde a primeira produção da nova fábrica dos EUA da Micron está programada para começar por volta de meados de 2027. DeBoer fixou a melhoria de densidade de bits em torno de 25% sobre o nó anterior, e disse que o nó foi projetado desde o início para dois produtos: HBM5 e HBM vertical. Para calibração, a Samsung estaria mirando o fim de 2027 para seu nó equivalente — o que significa que a Micron reivindica, no mínimo, paridade na frente da corrida DRAM, e usou um webinar global para dizê-lo.

Além do 1δ, o roteiro muda de caráter. O 1-épsilon (1ε), cujo desenvolvimento DeBoer chamou de "bem encaminhado", usa wafer bonding — um nó DRAM construído em parte como um empilhamento 3D, em vez de um encolhimento puramente litográfico. Atrás dele, 1-zeta (1ζ) e 1-eta (1η) estão em exploração, com litografia EUV de alta NA e novos materiais na lista. E entre 1ζ e 1η, a Micron agora colocou formalmente a DRAM 3D: uma via de desenvolvimento paralela cujo momento de inserção depende da economia, com o objetivo de ter a tecnologia "pronta para implementar" quando fizer sentido comercial.

HBM: de pilhas de 2,8 TB/s à memória em cima do processador

A seção HBM partiu de uma posição de força. A HBM4 está em produção em alto volume: cada pilha entrega mais de 2,8 TB/s de largura de banda a mais de 11 Gb/s por pino. A peça enviada é a pilha de 36GB e 12 camadas construída para a plataforma Vera Rubin da Nvidia, e uma versão de 48GB e 16 camadas já foi amostrada. Frente à HBM3E, a Micron cita aproximadamente 2,3x a largura de banda com mais de 20% de melhor eficiência energética, e há tempos afirma que dobrar a largura de banda se traduz em cerca de 2,6x o throughput de inferência de LLM. O floreio de DeBoer: cerca de 100 dessas pilhas igualariam a largura de banda total da internet global.

A HBM4E, o próximo passo, move os dies centrais para 1γ e entra em rampa no ano civil de 2027. Ela também muda quem fabrica o die base — a camada lógica na parte inferior da pilha. A HBM4 usou um die base desenvolvido internamente; a família HBM4E, incluindo a peça personalizada NV-HBM codesenhada com a Nvidia, usa um die base construído em processo de foundry — relatado como TSMC em um nó de classe de 3 nanômetros. Isso importa além da Micron: a arquitetura NVHBM da Nvidia, revelada em agosto, coloca o controlador de memória personalizado da própria Nvidia no die base, e a Nvidia teria pedido aos três fornecedores de memória que padronizassem um die base da TSMC com dies centrais de sexta geração (classe 1c). A HBM personalizada não é mais um produto de memória com um enfeite de lógica; o die base está se tornando um segundo negócio de chips terceirizado por si só.

Então veio o produto genuinamente novo. A HBM vertical implementa a memória diretamente em cima das unidades de processamento: em vez de pilhas HBM assentadas ao lado da XPU sobre um interposer, a memória vai sobre o processador, conectada por hybrid bonding em um passo muito mais fino. Nas palavras de DeBoer, ela "fornece a largura de banda definitiva em combinação com o codesign" e, em muitos sistemas, coexistirá com a HBM convencional colocada nas bordas da XPU. Um produto companheiro, a memória vertical de inferência de borda (EIM vertical), empilha DRAM de baixo consumo sobre um die lógico para dispositivos de borda como robôs e carros, e DeBoer afirmou que ela entrega mais largura de banda do que designs de processamento em memória (PIM) — acrescentando que a Micron persegue ambas as abordagens.

A armadilha estratégica são os wafers. Ambos os produtos verticais consomem mais wafers por bit do que a DRAM convencional, e DeBoer afirmou sem rodeios que "as razões de troca continuam aumentando". A Micron já quantificou isso antes — a HBM3E já consome cerca de três vezes a entrada de wafers da DDR5 no mesmo nó para a mesma capacidade, segundo suas divulgações do Hot Chips 2026 e de março de 2026. Cada degrau na escada da largura de banda, portanto, subtrai oferta de DRAM básica da mesma base de fábricas. Essa aritmética, mais do que qualquer produto isolado, é o motivo pelo qual a Micron espera que a escassez dure além do horizonte de previsão.

NAND: pulando uma geração para mais de 400 camadas

A NAND recebeu o slide mais ousado. A Micron passará diretamente da Gen 9 para a G11, pulando por completo o nome de uma geração. DeBoer a chamou de "a NAND mais avançada do mundo". A receita: mais de 400 camadas, wafer-on-wafer bonding, o dobro da densidade de bits da Gen 9 e 1,5x a velocidade de E/S. A meta de rampa é o segundo semestre de 2027 — a mesma janela da DRAM 1δ, o que prepara uma transição tecnológica em toda a empresa para o fim de 2027.

O salto da NAND mira diretamente o armazenamento para IA: o mesmo negócio de SSDs para data centers no qual a Micron diz que o desenvolvimento assistido por IA permitiu projetar um SSD inteiro cerca de 60% mais rápido do que a geração anterior (veja abaixo). Densidade 2x com arquitetura baseada em bonding é como a Micron pretende defender a economia dos SSDs corporativos enquanto a capacidade de wafers é puxada para DRAM e HBM.

O veredito sobre o 4F²: o argumento mais consequente do dia

As perguntas produziram o comentário com mais probabilidade de ecoar. Tim Arcuri, da UBS, perguntou por que a Micron não vê um caminho viável para a DRAM 4F² — o layout de célula, perseguido por um concorrente, que encolhe a pegada da célula DRAM de 6F² para 4F².

A resposta de DeBoer foi uma demolição, entregue com uma reivindicação de autoridade: a Micron, disse ele, inventou o 4F², estudou-o por duas décadas e decidiu não comercializá-lo. A física, como ele a enquadrou: a densidade da DRAM é governada pelo espaçamento entre capacitores, não pelo layout da célula no papel, de modo que a alegada vantagem de densidade do 4F² sobre o 6F² é "um pouco mito". A Micron consegue construir 4F² em nós antigos, mas a custo e complexidade maiores — e na vanguarda, "há problemas fundamentais com o escalonamento do 4F². Isso acabará levando a DRAM 3D a chegar no lugar do 4F²".

Lido estrategicamente, a Micron estava atirando no caminho 4F²/transistor de canal vertical que a Samsung pesquisou publicamente — sem nomeá-lo — enquanto reposicionava seu próprio roteiro como o realista: células planas até 1δ e 1ε, bonding no 1ε e depois DRAM 3D de verdade quando a economia se confirmar. Se DeBoer está certo é uma questão empírica que a indústria responderá por volta de 2028–2029; o que importa hoje é que a maior fabricante de memória dos EUA se comprometeu publicamente contra o design, o que eleva o custo reputacional de quem o defender.

A IA dentro da Micron, e o pano de fundo financeiro

Duas divulgações de apoio completaram a apresentação. Primeiro, a Micron está comendo da própria cozinha de IA no desenvolvimento: cortou pela metade o tempo de silício a tape-out de um novo controlador de SSD para data centers, e desenvolveu um SSD inteiro para data centers cerca de 60% mais rápido do que a geração anterior. Segundo, as apostas de longo prazo: um compromisso de US$ 10 bilhões em 10 anos com o Micron Research Labs, e um codesign com clientes empurrado cada vez mais cedo — DeBoer apontou um white paper conjunto com a Meta sobre LPDDR6, com DDR6 também em desenvolvimento.

O webinar não trouxe nova orientação, mas o pano de fundo importa, e é incomumente forte. Da divulgação de resultados de 30 de setembro e dos registros subsequentes (não do próprio webinar):

No dia, a MU subiu cerca de 2,1%, para US$ 914,78 (de um fechamento anterior de US$ 896,07). O contexto não lisonjeia nem otimistas nem pessimistas: a ação havia caído mais de 17% em outubro antes do webinar e permanece bem abaixo de seu recorde de junho, de US$ 1.255, de modo que o ganho se lê como estabilização, não euforia. C.J. Muse, da Cantor Fitzgerald, reiterou em 20–21 de outubro uma recomendação de overweight e um alvo de US$ 2.000, apoiando-se exatamente nos dois pilares que o webinar reforçou — 16 acordos estratégicos com clientes (14 com preços definidos, com cobertura projetada de cerca de metade da receita futura) e um equilíbrio oferta-demanda de 2027 mais apertado que o de 2026, com gargalos se estendendo até 2028. O alvo médio dos analistas fica perto de US$ 1.586.

Chase's Take

Três coisas deste webinar ainda importarão daqui a um ano.

Primeiro, a HBM vertical redesenha o mapa da HBM. Cada geração de HBM até agora foi uma corrida ao lado do processador — interfaces mais largas, pilhas mais altas, dies base melhores. A HBM vertical move a memória para cima do processador, o que converte um problema de empacotamento em um contrato de codesign: a memória de quem se senta sobre a XPU é projetada desde o primeiro esboço da arquitetura, não qualificada no fim. Isso favorece fornecedores com os bancos de engenharia de cliente mais profundos — e explica por que a Micron combinou a revelação do produto com documentos de codesign de LPDDR6 e um laboratório de pesquisa de US$ 10 bilhões. O fosso sendo cavado não é uma especificação; é um assento na mesa de design do cliente.

Segundo, o ataque ao 4F² é uma guerra de padrões travada cedo. DeBoer não ganha nada mensurável neste trimestre ao descartar a direção de pesquisa de um rival. O que ele ganha é posição narrativa nas salas onde as decisões de plataforma de 2028–2029 são tomadas: se os arquitetos internalizarem que "o 4F² é um mito e a DRAM 3D é o caminho real", o roteiro da Micron se torna a suposição padrão contra a qual os concorrentes devem argumentar. A afirmação é falseável e ele a fez constar em registro, com sua própria reivindicação de invenção anexada — o que sugere convicção genuína, não apenas posicionamento.

Terceiro, a frase da razão de troca é a verdadeira previsão de oferta. Tire os nomes dos produtos e a frase mais importante do webinar é que as razões de troca continuam aumentando enquanto a oferta permanece apertada por pelo menos dois anos, sem ponto de equilíbrio à vista. Cada wafer de HBM vertical e HBM5 são vários wafers de DRAM convencional não enviados. Para Samsung e SK hynix, a mesma física se aplica, e é por isso que este webinar, proferido pelo menor dos três gigantes da memória, funciona como um sinal de preços para toda a indústria: ninguém no topo deste mercado está planejando alívio.

Riscos e o que não foi dito

• Sem datas para os novos produtos que mais importam. HBM vertical e EIM vertical foram reveladas sem clientes de lançamento, volumes ou cronograma. A arquitetura está anunciada; o negócio, ainda não.
• Sem detalhe em nível de slides sobre a DRAM 3D. Uma inserção "entre 1ζ e 1η" com cronograma dependente da economia é uma direção, não um plano. Se o 4F² esbarrar em seus problemas antes de a DRAM 3D estar pronta, a indústria terá uma lacuna de densidade que a Micron não respondeu por completo.
• Concentração de execução no fim de 2027. A DRAM 1δ (Boise), a NAND G11 e a HBM4E entram em rampa na mesma janela, sobrepondo-se à primeira produção de wafers DRAM da nova fábrica de Idaho. Um deslize em qualquer uma compõe os demais.
• Itens sem preço. O investimento na Indium Corporation (20 de outubro) e os produtos verticais não têm valores em dólares divulgados; a recompra de US$ 35,16 bilhões é uma autorização, não um compromisso.
• Questão trabalhista pendente. Esta análise deliberadamente não retoma a disputa trabalhista da Micron em Taiwan, que estava fluida na mesma semana (o sindicato de Taichung chegou a um acordo em 21 de outubro, enquanto a greve de advertência de um dia de Taoyuan estava marcada para 22 de outubro). Ela está coberta por completo em nosso apanhado sobre greves de semicondutores; é sinalizada aqui apenas porque Taiwan é onde a Micron fabrica a maior parte de sua DRAM, e qualquer interrupção prolongada apertaria o próprio quadro de oferta que este webinar descreve.

FAQ

Q: O que exatamente a Micron anunciou em 21 de outubro de 2026? A: Um roteiro de tecnologia multigeracional, apresentado por Scott DeBoer em um webinar dedicado. As novidades foram a HBM vertical (memória unida em cima de um processador), a memória vertical de inferência de borda, a geração NAND G11 (mais de 400 camadas, em rampa no 2S de 2027), uma rampa firme no 2S de 2027 para o nó DRAM 1-delta, a DRAM 3D colocada no roteiro entre os nós 1-zeta e 1-eta, e uma rejeição pública à DRAM 4F².

Q: O que é a HBM vertical e como ela difere da HBM4? A: A HBM4 empilha dies DRAM ao lado do processador sobre um interposer e entrega mais de 2,8 TB/s por pilha. A HBM vertical une a memória diretamente em cima do die de processamento usando hybrid bonding, encurtando ainda mais o caminho e empurrando a largura de banda além do que a colocação nas bordas permite. A Micron diz que as duas coexistirão com frequência — memória vertical sobre a XPU, pilhas HBM convencionais ao redor de suas bordas.

Q: Por que a Micron diz que a DRAM 4F² é "um mito"? A: DeBoer argumentou que a densidade da DRAM é definida pelo espaçamento entre capacitores, não pela pegada nominal da célula, de modo que encolher o layout de 6F² para 4F² não entrega o ganho de densidade implícito — enquanto adiciona custo e complexidade, e esbarra em problemas fundamentais de escalonamento na vanguarda. Ele observou que a Micron inventou o 4F² e o estudou por duas décadas antes de decidir não comercializá-lo.

Q: Por quanto tempo a Micron espera que dure a escassez de memória? A: Pelo menos dois anos, sem um ponto em que oferta e demanda voltem visivelmente ao equilíbrio, segundo os comentários de DeBoer ecoando o CEO Sanjay Mehrotra. Produtos verticais e HBM consomem mais wafers por bit do que a DRAM convencional (a HBM3E é aproximadamente 3x a DDR5), e DeBoer disse que essas razões de troca seguem subindo, o que limita estruturalmente a rapidez com que a oferta pode responder.

Q: Quais são as datas-chave a observar após este webinar? A: O ano civil de 2027 para a rampa da HBM4E (incluindo a NV-HBM com a Nvidia); o segundo semestre de 2027 tanto para a rampa da DRAM 1-delta começando em Boise quanto para a rampa da NAND G11; 9 de dezembro de 2026, quando a autorização ampliada de recompra de US$ 35,16 bilhões entra em vigor; e o fechamento do 1T AF2027 da Micron, orientado a cerca de US$ 61,5 bilhões de receita.

📩 Assine a newsletter da VLSI Korea

Receba primeiro no seu e-mail as nossas análises diárias de semicondutores. Assinatura gratuita.

Assinar grátis