V-NAND de 400 camadas e um SSD de 256TB: a economia do armazenamento na contraofensiva NAND da Samsung

Resumo em 30 segundos

• Conclusão: Em 15 de outubro de 2026, no GMIF2026 em Shenzhen, a Samsung apresentou a primeira V-NAND de mais de 400 camadas do setor (V10) e o menor SSD empresarial de 256TB do mundo (BM1773). A NAND está sendo redefinida: de "armazenamento barato" para "camada de extensão da memória GPU", e o nível de armazenamento emerge como o segundo reservatório de margem da infraestrutura de IA. (Fonte: Samsung PRNewswire, 15-10-2026)
• Números-chave: a V10 entrega +58% de densidade de bits, +33% de velocidade de E/S e −25% de consumo em relação à V9. O BM1773 vai de 16TB a 256TB sobre QLC V9. O PM1763 é um SSD PCIe Gen6 de alto desempenho com amostragem no quarto trimestre de 2026.
• Por que importa: com a IA migrando do treinamento para a inferência e cargas agênticas, o cache KV está superando a memória GPU. Descarregar para SSD em vez de empilhar mais HBM já é uma arquitetura — e é um cálculo de custo, não uma história.
• Leitura de investimento: observe onde aterrissam os benefícios da queda do custo por GB da NAND: migram dos fabricantes de SSD para os operadores de data centers. Os SSDs empresariais absorveram 48% dos bits NAND embarcados no segundo trimestre de 2026 e devem superar 50% até o fim do ano.

Contexto: as três cartas que a Samsung jogou no GMIF2026

Em 15 de outubro de 2026, realizou-se em Shenzhen, China, a 5.ª Cúpula de Inovação GMIF (Global Memory Innovation Forum). Organizada pela Associação da Indústria de Memória de Shenzhen e pela Escola de Circuitos Integrados da Universidade de Pequim, reuniu mais de 3.000 profissionais. O tema deste ano: "O futuro construído sobre a memória e o armazenamento de IA". (Fonte)

O palestrante principal foi Kevin Yoon, CVP e CTO da Samsung Memory China, com a palestra "A revolução da memória: construindo a base da IA agêntica". A Samsung jogou três cartas naquele dia.

Primeiro, a primeira V-NAND de mais de 400 camadas do setor: a V10 BV-NAND. Segundo, uma linha de SSDs para servidor em duas frentes: o SSD empresarial de 256TB BM1773 e o SSD PCIe Gen6 PM1763. Terceiro, a zNAND-O, uma arquitetura NAND de nova geração para IA no dispositivo. A Samsung também recebeu o prêmio Outstanding AI Memory and Storage Industry Leadership Award.

A tese central de Yoon se comprime em uma frase: "Quando o cache KV supera a memória GPU, um nível de armazenamento compartilhado independente se torna inevitável".

Com o paradigma de IA passando de generativa para agêntica, múltiplos agentes colaboram em tarefas complexas e quantidades massivas de tokens são geradas e reutilizadas. A capacidade e a reutilização do cache KV explodiram, e o cache KV já não cabe na memória GPU. Esse é o contexto de negócios deste anúncio.

Mergulho profundo nos negócios

1. A economia do bonding de 400 camadas: +58% de densidade de bits é menor custo por GB

A estrutura de custos da indústria NAND é simples: tudo se resume a quantos bits se extraem de um wafer. Mais camadas significam mais bits por área de wafer, o que significa menor custo por GB.

A trajetória de gerações V-NAND da Samsung:

(Fontes: Pulse/Maeil Business sobre a produção em massa da V9 · KED Global sobre a V9 de 290 camadas · Samsung PRNewswire, GMIF2026)

A chave da V10 é a "BV-NAND": bonding V-NAND. As matrizes de células de memória e os circuitos periféricos são fabricados separadamente e depois unidos verticalmente. Além de 400 camadas, o empilhamento em processo único esbarra em limites físicos; o bonding está se tornando a solução padrão do setor.

Pela ótica de um MBA, o que importa não é a tecnologia, mas a economia. Um +58% de densidade de bits significa 58% mais bits por wafer: uma queda estrutural do custo por GB. A NAND é uma indústria cíclica, e as quedas de custo se convertem em uma de duas coisas: (a) baixar preços para ganhar participação, ou (b) manter preços para colher margem. Com a demanda de inferência de IA em explosão, a Samsung vai pelas duas: produtos premium como o SSD de 256TB para capturar margem, e a vantagem de custo da V10 para capturar volume.

2. O SSD de 256TB: o que o posicionamento de "menor do mundo" realmente significa

A ficha técnica do BM1773, conforme anunciada:

(Fonte: Samsung PRNewswire, GMIF2026)

A frase de Yoon —"Com esses dois SSDs lideraremos tanto o mercado de desempenho quanto o de capacidade"— é uma declaração de estratégia por segmentos. O PM1763 fica com a velocidade (PCIe Gen6 + TLC + resfriamento aprimorado); o BM1773, com a capacidade (QLC V9).

Considere o significado de negócios de "menor do mundo". Em um data center, o tamanho físico de um SSD se traduz diretamente em densidade de capacidade por rack. Colocar 256TB no mesmo formato eleva a densidade de armazenamento por rack e reduz o custo por metro quadrado de data center: a métrica de TCO que os hiperescaladores realmente otimizam. Para um hiperescalador, um SSD não é um componente; é espaço físico. O BM1773 mira exatamente esse ponto.

A adoção do PCIe Gen6 no PM1763 também importa. O Gen6 dobra a largura de banda por pista até 64GT/s em relação ao Gen5. No descarregamento de cache KV, o gargalo é a interface, não a célula NAND. Ser o primeiro com um SSD de desempenho Gen6 é uma aposta pela liderança do padrão de interface na geração de servidores de IA.

3. O TCO do descarregamento da memória GPU: um cálculo de custo, não uma história

A pergunta central deste artigo: quando a memória GPU fica curta, por que descarregar para SSD em vez de empilhar mais HBM?

A resposta está na tabela de preços.

(Fontes: rastreador de preços HBM da SiliconAnalysts · Maeil Business sobre a negociação de preços da HBM4 · rastreador de SSDs da StorageDiskPrices: todas estimativas do setor)

Coloque a HBM4 a ~US$ 32/GB ao lado de um SSD empresarial a ~US$ 0,20/GB e você obtém uma diferença de custo por GB de 100–200× para a mesma capacidade. O cache KV é grande demais para ficar inteiro na HBM e caro demais para recomputar do zero. Que os SSDs ocupem o meio-termo é inevitável.

Fique claro: a largura de banda e a latência de um SSD não se comparam às da HBM. Mas o descarregamento de cache KV não é para tokens "quentes", e sim para contexto "morno": contexto compartilhado de longa duração entre agentes, prompts de sistema e trechos de documentos reutilizados. Eles não são acessados com frequência suficiente para justificar residência na HBM, mas recomputá-los a cada vez é caro. Um SSD PCIe Gen6 é o ótimo econômico para essa carga.

É isso que significa "um cálculo de custo, não uma história". Compare o TCO de adicionar outro stack de HBM com o de montar um nível de SSD, e este último vence por ordens de magnitude. A linha de duas frentes BM1773/PM1763 da Samsung se sustenta sobre essa aritmética.

4. zNAND-O: uma cunha na hierarquia de memória da IA na borda

Facilmente ofuscada pela história do data center, a zNAND-O pode ser a carta mais estratégica que a Samsung jogou no GMIF2026.

• O que é: uma arquitetura NAND de nova geração para IA no dispositivo, em desenvolvimento nas versões de 4 e 8 camadas.
• Estrutura: co-empacotada junto à MPU, conectada pela interface UCIe.
• Especificações: 10× a densidade de bits da DRAM padrão; 7× a largura de banda de leitura e a eficiência energética de leitura da flash NAND.
• Simulação: em uma simulação com o modelo Kimi K2-1T da Moonshot AI, uma arquitetura otimizada para NPU com zNAND-O reduziu o custo de memória a um quarto com igual desempenho e acomodou um modelo quase 2× maior.

(Fonte: Samsung PRNewswire, GMIF2026)

Pela ótica de um MBA, a zNAND-O é um ataque à própria hierarquia de memória. Espera-se que os modelos de IA superem um trilhão de parâmetros em 2030; manter todos os pesos em DRAM sob a UMA tradicional faria os custos no dispositivo explodirem. A zNAND-O não é "DRAM mais barata": é uma tentativa de definir uma nova camada junto ao processador.

A escolha da interface UCIe é reveladora. A UCIe é o padrão aberto de interconexão de chiplets, neutro em relação ao fornecedor. Escolher a UCIe em vez de um barramento proprietário sinaliza a ambição de tornar a zNAND-O uma camada padrão do setor, não um recurso exclusivo dos APs da Samsung. Quem define a camada define a margem, como a HBM demonstrou.

5. Estrutura do mercado: os SSDs empresariais acabaram de devorar metade da demanda NAND

Os números contam a história estrutural.

A mudança estrutural é inequívoca. Com as cargas de IA migrando do treinamento para a inferência, os SSDs empresariais absorvem já quase metade de todos os bits NAND. A oferta de consumo se apertou e os ASPs de consumo bateram recordes históricos. A receita do setor NAND se multiplicou por 3,5 em um ano.

O cenário competitivo também se agita. A Samsung, ao priorizar a DRAM de maior margem, viu sua participação em embarques NAND cair para 25% (base de embarques), enquanto a SK hynix se apoiou nos SSDs empresariais QLC de sua subsidiária Solidigm (+40% trimestral em bits embarcados) até 22%. A chinesa YMTC, produzindo em massa NAND 3D de 267 camadas e desenvolvendo tecnologia de mais de 300 camadas, entrou pela primeira vez no top 3 mundial.

Os anúncios da Samsung no GMIF2026 são um contra-ataque nesse campo de batalha: a estrutura de custos da V10 + a liderança em capacidade do BM1773 + a liderança em desempenho do PM1763, com o objetivo de recuperar o mercado premium de SSDs empresariais.

Chase's Take

Enquanto a HBM monopoliza as manchetes, a verdadeira migração de margens está acontecendo no nível de armazenamento.

Primeiro, a NAND está sendo redefinida. Por uma década, a NAND foi "o armazenamento mais barato por GB". A Samsung agora a está reposicionando como "a camada de extensão para a memória GPU que não comporta o cache KV". Redefinir a categoria é redefinir a margem: o mesmo bit tem um preço diferente vendido como expansão de memória do que vendido como armazenamento.

Segundo, o bonding de 400 camadas é uma declaração de competitividade em custos, não uma corrida tecnológica. Um +58% de densidade de bits termina significando menor custo por GB, e menor custo por GB é poder de precificação. Com a YMTC perseguindo nas 300+ camadas, a Samsung abrir a era das 400 camadas via bonding converte uma "diferença de camadas" em uma "diferença de custos". Nas negociações de preços NAND, o número de camadas é poder de barganha.

Terceiro, a zNAND-O é a maior aposta de longo prazo. O BM1773 e o PM1763 se convertem em receita em 1–2 anos, mas a zNAND-O tenta mudar a própria hierarquia de memória. Escolher a UCIe, uma interface aberta, significa construir um ecossistema, e quem constrói o ecossistema colhe o padrão. Pode se tornar a chave do custo no dispositivo na era do trilhão de parâmetros de 2030, com a ressalva de que ainda está em desenvolvimento.

Quarto, o risco é a oferta. Com os SSDs empresariais absorvendo metade dos bits NAND, a oferta de consumo se apertou e a própria estratégia da Samsung de priorizar DRAM limita sua capacidade NAND. Se a vantagem de custo da V10 não se traduzir em volume real embarcado, o contra-ataque fica num anúncio de especificações. A amostragem do PM1763 no 4T 2026 e a rampa de produção da V10 são os pontos de verificação.

Implicações

Para investidores - Os benefícios da queda do custo por GB da NAND migram dos fabricantes de SSD para os operadores de data centers (hiperescaladores). Menor custo por GB reduz o TCO dos SSDs de alta capacidade e amplia os orçamentos de armazenamento da infraestrutura de IA. O beneficiário final é quem compra o nível de armazenamento. - A premiumização do SSD empresarial é estrutural. Num mercado em que mais da metade dos bits NAND vai para servidores, a NAND de consumo enfrenta oferta ajustada de forma sustentada e ASPs em alta. Observe as estruturas de margem dos fornecedores com alta mistura de SSD empresarial. - A diferença de mais de 100× entre o preço da HBM (HBM4 negociada a US$ 4 e pouco por Gb) e o dos SSDs sustenta a lógica econômica das arquiteturas de descarregamento de cache KV. O ecossistema de expansão de memória baseado em CXL e PCIe Gen6 merece acompanhamento.

Para gestores - A estratégia de suprimento de memória deve se ampliar de "garantir HBM" para "projetar a hierarquia de memória". Na pilha de quatro níveis —HBM + CXL + SSD de desempenho + SSD de capacidade—, a alocação ótima por carga de trabalho com critério de TCO se converte em competitividade de infraestrutura. - Se você constrói produtos de IA na borda, acompanhe o surgimento de camadas de memória baseadas em UCIe como a zNAND-O. O ponto em que mudar a economia dos modelos no dispositivo marcará a inflexão do seu roteiro de produtos. - Na seleção de fornecedores NAND, o "roteiro de camadas" é o "roteiro de custos". A velocidade de rampa da geração de bonding de 400 camadas decidirá o poder de negociação de preços NAND em 2027–2028.

FAQ

P1. Por que as mais de 400 camadas da V10 V-NAND importam?

O custo NAND é determinado pelos bits por wafer. Com mais de 400 camadas e 58% mais densidade de bits que a geração anterior, o mesmo wafer produz 58% mais bits: uma queda estrutural do custo por GB. Essa é a fonte do poder de preços e da margem. A Samsung conseguiu isso com bonding (BV-NAND): fabricar separadamente células e circuitos periféricos e uni-los verticalmente. (Fonte)

P2. Quem compra um SSD de 256TB (BM1773) e por quê?

Os data centers de IA (hiperescaladores). Na era da IA agêntica, o cache KV superou a memória GPU e um nível de armazenamento compartilhado independente se tornou inevitável. O BM1773 é uma linha de capacidade sobre QLC V9 de 16TB a 256TB, apresentada como "o menor SSD de 256TB do mundo". Menor tamanho físico significa maior densidade de capacidade por rack e menor TCO do data center. (Fonte)

P3. Qual é a diferença entre o PM1763 e o BM1773?

O PM1763 é o carro-chefe de desempenho com interface PCIe Gen6 (TLC V-NAND, resfriamento aprimorado, amostragem no 4T 2026); o BM1773 é o carro-chefe de capacidade sobre QLC V9 (16TB–256TB). A Samsung declarou uma estratégia de duas frentes para "liderar tanto o mercado de desempenho quanto o de capacidade". Ambos miram o armazenamento compartilhado de cache KV. (Fonte)

P4. Em que a zNAND-O difere de um SSD convencional?

A zNAND-O não é um SSD: é uma arquitetura NAND para uma camada de memória co-empacotada junto ao processador (MPU). Conectada via UCIe, oferece 10× a densidade de bits da DRAM padrão e 7× a largura de banda de leitura e a eficiência energética de leitura da flash NAND. Mira a IA no dispositivo e o problema do custo de memória no dispositivo na era do trilhão de parâmetros rumo a 2030. As versões de 4 e 8 camadas estão em desenvolvimento. (Fonte)

Este artigo é uma análise baseada em comunicados públicos e estimativas do setor, não uma recomendação de investimento. Os números refletem os anúncios de outubro de 2026 e estão sujeitos às condições do mercado.