OP-amp回授係數β=1時為何最不穩定：以loop gain與phase margin解讀unity-gain的直覺

🆓 免費文章 · 任何人都可以免費閱讀

核心結論 OP-amp的穩定性不是由訊號增益決定，而是由loop gain Aβ決定，在β=1的unity-gain buffer中β最大，因此loop gain最大，crossover頻率最高，phase margin最小。提高增益時β變小，crossover移動到較低頻率，在該位置相位延遲累積較少，反而更穩定。「增益越高越不穩定」的直覺在OP-amp上是反的。因此datasheet的slew rate、settling、ICMR相關規格有相當多是在最嚴苛條件的unity-gain buffer下測量，而decompensated OP-amp在unity gain下根本不保證穩定性。

先整理術語：A、β與loop gain

將開迴路增益設為A(s)，回到輸入側的比例設為回授係數β。在非反相放大器中，輸出的一部分回到反相輸入，該比例就是β。閉迴路增益如眾所周知，如下所示。

Acl = A / (1 + Aβ)  ≈  1/β   (when Aβ >> 1)

決定穩定性的量不是Acl，而是迴路繞一圈時的增益，即loop gain T(s) = A(s)β。振盪條件可用Barkhausen準則與Nyquist準則解讀。在loop gain大小為1（0dB）的位置，若相位延遲達到180度，負回授會翻轉為正回授，在該條件附近會振盪或嚴重ringing。實務上以phase margin測量到該位置的餘裕。

phase margin = 180° + ∠T(jωc),   where |T(jωc)| = 1

其中ωc是loop gain crossover頻率。phase margin越大越穩定，大約60度左右可預期overshoot少的乾淨step響應，45度附近可預期一定程度的peaking，低於此則可預期長時間ringing。只要掌握這個定義，β=1為何最嚴苛，就能從公式直接看出。

β=1時發生什麼：以1/β曲線來看

在Bode plot上，通常將A曲線與1/β曲線疊加繪製。兩條曲線相交的位置就是crossover，該位置的A相位決定phase margin。這裡的關鍵是β越大，1/β越小。以dB表示，20log(1/β) = -20log(β)，因此β=1時1/β = 1，即0dB。在將輸出全部原樣回授的unity-gain buffer中，回授網路完全沒有衰減。

在反相·非反相放大器中，若將訊號增益做成10，noise gain也大約為10，β約為0.1。此時1/β為20dB，會在更低的頻率與A曲線相交。在低頻率下，第二極點、輸出極點等高頻極點的相位延遲尚未 正式累積，因此phase margin變大。反之，在β=1時，crossover被推到OP-amp能達到的最高頻率，在該位置，dominant pole的90度延遲上已疊加非主導極點的延遲，margin最小。

換成直覺來說是這樣。回授是「測量錯誤的量再回送」的行為。β大，意味著輸入能以最大幅度、最不延遲地感知輸出的變化，但同時也意味著訊號繞迴路一圈時被放大最多的量回來。在高頻下，由於放大器的延遲，回送信號的時序會錯位。若loop gain在該頻率下仍超過1，錯位的訊號不會縮小，會持續變大並循環。若減小β，在到達該危險頻率之前loop gain會先降到1以下，循環就會被切斷。

糾正一個常見的誤解。僅說β=1不穩定的原因是「回授量多」並不充分。正確的原因是回授量最大，使loop gain曲線整體最高，其結果crossover移動到相位延遲最大的區域。在低頻下回授量多本身反而提高精確度。問題在於高頻下loop gain與相位的組合。

以noise gain再看：在反相放大器中容易混淆的點

看穩定性時，要看的不是訊號增益，而是noise gain 1/β。在非反相放大器中，訊號增益與noise gain相同，混淆較少。但在反相放大器中，即使訊號增益為-Rf/Rin，noise gain也是1 + Rf/Rin。訊號增益為-1的反相放大器的noise gain為2，β為0.5。因此即使同樣是「增益1」，反相增益-1比unity-gain buffer（β=1）的loop gain低6dB，更穩定。datasheet中所說的「unity-gain stable」所指的最嚴苛基準，通常是非反相unity-gain buffer條件。

這個區分在轉阻放大器或差動結構等回授網路具有頻率特性時更重要。當β本身成為頻率的函數β(s)時，1/β曲線不再平坦，且因輸入電容與回授電阻形成的極點，特定頻段的phase margin會被額外削減。此時原理也相同。穩定性始終以A(s)β(s)整體判斷。

decompensated OP-amp存在的原因

並非所有OP-amp都被設計為在unity gain下穩定。若將內部補償電容做大，在任何增益下都穩定，但代價是犧牲bandwidth與slew rate。故意減少補償的decompensated OP-amp，只在最低增益、例如5或10以上保證穩定性，代之提供更寬的bandwidth與更快的slew。這是上述原理的直接應用。反正只在β小的高增益條件下使用時，crossover停留在低側，即使減少補償也能確保margin。

📩 在持續關注這個主題嗎？

財報·報告·HBM供需的後續分析，每天10:30（KST）寄到您的信箱。 免費訂閱 →

因此在零件選型中，「unity-gain stable」標示不是規格表的裝飾。若計畫作為buffer使用，務必確認，若將decompensated零件放入buffer位置，振盪是設計失誤，不是零件不良。反之，在只以高增益單獨使用的位置，decompensated零件可能是更好的選擇。

為何在unity-gain buffer下測量規格：slew rate與ICMR

看datasheet，slew rate與settling time多以unity-gain buffer條件呈現。原因有兩個。第一，在最嚴苛的穩定性條件下測量的值，成為代表其他增益條件下動作的保守基準。第二，在大訊號動作中，內部級會在飽和與恢復之間來回，在100%回授條件下看輸入step的輸出追隨，能最直接地呈現該行為。

Slew rate本身一階由對內部補償電容充電的電流決定。概念上可理解為SR ≈ Itail / Cc形式，這也與小訊號bandwidth相連。改變增益並不會改變內部電流與電容，因此slew rate的物理上限本身不是增益的函數。儘管如此，將測量條件固定為unity gain，是為了在最嚴格的條件下規格化包含依回授條件而變化的ringing與settling的有效行為。「增益高，slew rate就會變好」這種簡化是錯誤的。正確來說，補償越輕的零件slew可能越快，而這類零件通常是高增益專用，僅此相關性而已。

ICMR，即input common-mode range與輸出swing相關測量也是相同邏輯。在Buffer條件下，輸出原樣跟隨輸入，因此sweep輸入common-mode時，輸出追隨失敗、相位反轉與否、失真增加都會毫無隱藏地顯現。在高增益條件下，輸入訊號本身必須小量輸入，輸出才不會飽和，因此反而難以在廣泛範圍內測試輸入級的極限。最簡單且最嚴苛的連接buffer被選為測量基準，並非偶然。

電容性負載條件也是相同脈絡。輸出電阻與負載電容形成的額外極點會進一步延遲crossover附近的相位，削減margin。這就是在unity gain下margin已最小的零件最先在電容性負載下崩潰的原因，也是datasheet的capacitive load驅動曲線必須以buffer條件閱讀的原因。

依據的限制：phase margin與響應形態的對應（60度附近乾淨響應等）是設計慣例上的大致對應，正確的overshoot數字依極點配置與zero位置而異。特定零件的保證值務必以該datasheet的測量條件為基準確認。

實務上直接使用的判斷順序

若電路振盪或ringing，不要先懷疑增益，要看loop。第一，計算目前條件的noise gain，確認β。第二，看電容性負載與回授網路的電容是否形成額外極點。第三，確認零件是否為unity-gain stable，是否違反最低增益條件。第四，檢查電源decoupling與佈局的寄生成分是否形成高頻回授路徑。依這個順序，大多數「原因不明的振盪」會被整理為結構性問題。

FAQ

Q1. 提高增益為何更穩定？不是與直覺相反嗎？ 因為提高增益意味著減小β。loop gain降低，crossover移動到相位延遲較少的低頻率，因此phase margin變大。OP-amp穩定性以loop gain而非訊號增益判斷。

Q2. Phase margin多少度才足夠？ 以一般基準來看，45度以上為穩定，60度左右為有餘裕的狀態。但這是慣例性基準，所需的margin依要求的overshoot與settling規格、負載條件而異。

Q3. 將非unity-gain stable的零件用作buffer，一定會振盪嗎？ 不一定，但屬於保證範圍外的使用，振盪可能性高。遵守最低增益條件、追加補償，或更換為unity-gain stable零件，才是正規做法。

Q4. 反相增益-1與unity-gain buffer，哪個更不穩定？ 是unity-gain buffer。反相增益-1的noise gain為2（β=0.5），loop gain比buffer低6dB，crossover也更低，margin更大。

Q5. 提高增益，slew rate會變快嗎？ 不會。slew rate的上限由內部電流與補償電容決定。測量與規格化在unity-gain條件下進行，僅此而已，增益本身不決定slew。

行動檢查清單

• ☐ 先計算電路的noise gain 1/β，而非訊號增益
• ☐ 在datasheet中確認使用零件的unity-gain stable與否與最低增益條件
• ☐ 在Bode plot中一起讀1/β曲線與crossover位置、phase margin
• ☐ 檢查電容性負載是否形成額外極點，是否需要串聯電阻等對策
• ☐ 確認slew rate與settling規格的測量條件（增益、負載、step大小）後再比較
• ☐ 發生振盪問題時，不依增益、負載、補償、佈局順序，而依β與loop gain順序診斷

📩 今天錯過的分析，明天早上寄到您的信箱

每天10:30（KST）Daily Silicon與財報·機構報告核心解讀搶先送達。訂閱後可選擇韓語/英語/日語新聞通訊，中文深度分析每日在網站更新。

免費訂閱 →

免費 · 無垃圾郵件 · 隨時退訂