半導體職業指南

Career

日本年薪的天花板是設備公司：Tokyo Electron 1,354萬日圓 vs Renesas 750萬日圓 — 歐洲只有 ASML 119,900 歐元是唯一的排名表

日本公開平均薪資第一是設備公司 Tokyo Electron 1,354萬日圓，Renesas 為 750萬日圓。歐洲連排名表本身都沒有，從 ASML 年報計算的每人薪資 119,900 歐元是唯一堅實的數字。

Career

台灣年薪對決：MediaTek 431萬新台幣 vs TSMC 339萬新台幣 — 以相同基準衡量，設計公司以 27% 勝過晶圓代工

在台灣標準指標非主管平均薪資中，MediaTek 為 431萬新台幣，TSMC 為 339萬新台幣。設計公司以 27% 勝過晶圓代工。被稱為 TWSE 第一的 ASE 628萬，是員工 109 人的控股公司數字。

Career

國家別年薪對決：韓國實領 46,700 美元 vs 台灣 40,900 美元 — 總額較高的德國在實領輸給荷蘭的原因

國家平均實領為韓國 46,700 美元、台灣 40,900 美元，韓國領先 14.2%。美國是韓國的 1.83 倍。總額第一的德國在實領輸給荷蘭。在資深層，TSMC 資深總薪酬 88,800 美元超越韓國平均。

Career

半導體設備公司年薪比較：新人打平，從資深開始 KLA 領先 — 資深 189,168 美元 vs 164,206 美元

設備公司軟體工程師新人年薪為 KLA 123,553 美元、Applied 121,610 美元、Tokyo Electron 美國 115,947 美元，打平。差距從資深開始拉開 — KLA 189,168 美元 vs Applied 164,206 美元（+15.2%）。Lam Research 沒有職級資料，改以股票比重 26.3% 處理，而非排名。

Career

半導體材料公司年薪比較：公開逐職級年薪的公司 7 家中 0 家 — 信越 ¥8,988,000 vs SUMCO ¥6,411,907

半導體材料公司 7 家中，公開逐職級年薪的公司是 0 家。唯一能以相同指標比較的一對只有日本公開平均 — 信越化學 ¥8,988,000 vs SUMCO ¥6,411,907，差距 +40.2%。

Career

三星電子 vs SK 海力士平均年薪比較：2025 年 1億8,500萬韓元 vs 1億5,800萬韓元，排名在 1 年內翻轉的原因

2025 年平均年薪為 SK 海力士 1億8,500萬韓元、三星電子 1億5,800萬韓元。2024 年三星電子的優勢在 1 年內翻轉，原因是績效獎金結構 — SK 海力士 PS 為營業利潤 10% 且廢除上限，三星電子 DS OPI 以年薪 50% 為上限。依事業報告書全體員工平均基準。

Career

EDA 年薪階梯，以相同職級比較：Cadence 新人 134,000 美元、資深 181,000 美元，Synopsys 新人 92,600 美元、資深 154,000 美元

不是以職級名稱，而是以職涯區間對齊的 EDA 年薪比較修訂版。同區間 Cadence 每段領先：新人 134,000 美元 vs 92,600 美元，資深 181,000 美元 vs 154,000 美元，Staff 210,000 美元 vs 190,000 美元。AE 底薪則由 Siemens EDA 居首。含對照表與相同職稱比較。

Career

晶圓代工年薪無法用單一排名比較：Intel 17K、TSMC NT.05M、三星 130,000,000 韓元的差異

晶圓代工年薪無法排成一行名次。Intel 硬體中位數 217,000 美元、TSMC NT.05M、三星全公司平均 1億3,000萬韓元，是定義互不相同的數字。本文從定義開始區分，盤點晶圓代工年薪的現實。

Career

RTL 先行，PD 在後：給半導體求職者唯一的一項建議

該學 RTL 還是 PD？答案不在於科目，而在於順序。只懂 RTL 無法量產，不懂 RTL 就做 PD 只會變成執行工具的人。先 RTL、再 PD，之後自由。本文整理了給求職者的晶片設計學習順序與路線圖。

Career

無廠半導體資深工程師年薪：總薪酬超過30萬美元的公司只有3家

美國無廠半導體公司中，資深工程師總薪酬超過300,000美元的只有3家。以軟體職缺計，Apple 366,000美元、Broadcom 335,000美元、NVIDIA 324,000美元。並以Levels.fyi中位數一併比較硬體排名與NVIDIA軟體對硬體的差距。

Career

驗證工程師轉設計指南：6個月轉型計畫與作品集策略

🆓 免費文章 · 任何人都可以免費閱讀 30秒摘要 * DV（Design Verification）是前端招聘人數最多的職位。進門容易，但要轉到RTL設計，需要刻意的轉換。 * 直接帶走的東西：testbench thinking、coverage methodology、AMBA／AXI這類protocol knowledge、debugging discipline。 * 要新學的東西：microarchitecture design、timing-closure mindset、PPA tradeoff直覺、synthesis-friendly coding。 * 最有說服力的作品集是「自己設計、自己驗證」的一個小RISC-V peripheral。UVM testbench就是你的DV資歷證明。 * 面試時把DV資歷包裝成設計的資產，而不是彎路。「別人的RTL bug我找了N年，所以我寫得出沒bug的RTL」這句話管用。 前言：為什麼從DV走向設計 看半導體前端的招聘公告，會看到一個反覆出現的模式：DV人力招得最多。

Career

從RTL開始的全端晶片設計路線圖：照投片順序學的7個階段

🆓 免費文章 · 任何人都可以免費閱讀 30秒摘要 * 晶片設計照投片順序學。Digital logic → RTL設計 → 驗證 → 合成 → 實體設計 → STA／簽核 → 投片，這個順序就是答案。 * 先學RTL的理由：後面的階段（驗證、PD、STA）全都是讀懂並判斷前一階段產出的工作。讀不懂RTL，波形、時序報告、壅塞圖都只能看懂一半。 * 從後面開始學，會變成「懂自己的階段、不懂晶片」的工程師。STA報告讀得懂，卻找不到背後的RTL bug；PD流程跑得動，卻診斷不出時序違規的根因。 * 只用開源工具，在家就能跑完整整7個階段。Icarus Verilog／Verilator → Yosys → OpenROAD／OpenLane → OpenSTA → Magic／KLayout＋Sky130 PDK。OpenROAD經由Efabless MPW shuttle，