RTL 先行，PD 在後：給半導體求職者唯一的一項建議

🆓 免費文章 · 任何人都可以免費閱讀

先說結論，答案不在於科目，而在於順序。當準備投身半導體設計職務的求職者問我「應該學 RTL，還是學 PD」時，我想給的回答始終相同。請先學 RTL，再學 PD，之後再做你想做的事。跳過這個順序，兩邊都會變得不上不下。只懂 RTL，就無法讓晶片量產；不懂 RTL 就做 PD，就會變成只會執行工具的人。本文整理了背後的原因，以及具體應該學什麼、按什麼順序學。

📌 核心摘要

• RTL 與 PD 不是互相競爭的科目，而是晶片設計堆疊的下層與上層。上層永遠以下層為前提。
• 懂 RTL，才能把 DV、PD、DFT、STA、PI 都做好。因為所有下層判斷的起點都是「設計意圖如何以程式碼表達」。
• 只會設計 RTL，晶片就無法量產。不懂時序、功耗、面積、測試與物理現實的設計，只存在於模擬之中。
• 不懂 RTL 只做 PD，就會變成工具操作員。無法判斷時序為何違規，只會反覆執行而不是修正。這個角色正是 AI 自動化最先瞄準的位置。
• 因此順序是 RTL、接著 PD、然後再專精。守住這個順序的人，就算轉換職務也不會崩塌。

1. 問題問錯了：不是科目，而是堆疊

「RTL 還是 PD」這個問題，聽起來就像「先學文法，還是先學寫作」。半導體設計不是科目的集合，而是層次的結構。下層做出的東西，由上層接收、轉換、驗證，再以物理方式實現。每一層的工程師，都必須能讀懂下層的成果，而不只是自己那一層的語言。

RTL 是這個堆疊的基礎。電路應該做什麼、在什麼狀態下變成什麼值、時脈域如何劃分。設計意圖被固定為程式碼的那個點，就是 RTL。DV 是判定那個意圖是否被遵守的工作，合成是把意圖翻譯成閘級電路的工作，PD 是把翻譯後的結果佈置並連接在矽晶片上的工作，STA 是證明那個佈置能在時間內運作的工作，DFT 則是讓晶片在製造完成後能被檢測的工作。無論在哪一層工作，問題最終都會回到同一個：「原本的設計意圖是什麼。」而那個意圖寫著的地方，就是 RTL。

2. 只懂 RTL，為何無法量產

先談一邊的極端。只會設計 RTL 的人，做不出晶片。精確地說，能做出模擬功能的程式碼，卻做不出可以出貨的矽晶片。

在模擬中能跑的程式碼，不懂時序。這段邏輯能否塞進目標時脈、消耗多少功耗、面積是否在預算內、時脈域切換處會不會爆發 metastability、測試結構有沒有容身之處。量產晶片的成敗，往往由這些位在 RTL 功能正確性之外的問題決定。然而只學 RTL 的人，常常連這些問題的存在都不知道。他們寫程式碼時，不知道自己寫的程式碼合成後會變成什麼電路、一段 pipeline 為何能救活或殺死時序、reset 策略在 PD 與 DFT 中要付出什麼代價。

因此「RTL 設計師」這個職務很難單獨存在。在真實組織中有價值的設計師，是了解自己的程式碼在下層如何實現的人。也就是說，真正「懂 RTL」的完整狀態，包含了走出 RTL 之外看一次的經驗。這就是要學 PD 的第一個理由。

3. 不懂 RTL 的 PD，為何會變成只會執行工具的人

另一個極端更危險。不懂 RTL 卻先學 PD，表面上看起來像在做晶片。執行 script、做 floorplan、讀報告、逐步減少違規。但看一下時序違規時會發生什麼事。

時序違規的原因分為三種：佈置不好、限制條件錯誤、以及邏輯本身太長。第一種可以用 PD 的力量修正，第二種必須修改 SDC，第三種無論怎麼執行工具都修不好。只能減少邏輯層級或加入 pipeline，也就是修改 RTL。不懂 RTL 的 PD 工程師無法區分這三種。分不出來，遇到第三種情況時也會先去動工具選項。反覆執行、改變密度、等待數字碰巧變好。這就是「執行」工具的人的工作方式。

這個角色危險的第二個理由是自動化。反覆執行定型化流程、看報告、在既定範圍內探索選項，正是 AI agent 最先擅長的工作類型。實際上，agentic 設計自動化正從「工具執行與實驗自動化」領域開始實現。只由流程而非判斷構成的職務，在自動化流程的技術面前毫無防禦。反之，能讀 RTL 並切分原因的 PD 工程師，不會是自動化的受害者，而是駕馭自動化的人。因為他們站在判定工具執行結果中什麼該信、什麼該捨棄的那一邊。

4. 先學 RTL 後打開的門

以 RTL 為基礎，無論在其上疊加哪個職務，結構都不會崩塌。來看 RTL 知識在各職務中實際如何運用。

可以看見共通點。無論哪個職務，在需要「判斷」的時刻，都會回到 RTL。從整個職涯來看，在職務轉換頻繁的產業裡，有基礎的人每次轉換都不必從頭開始。同時走過 RTL 與 PD 的人，腦中擁有整個設計組織的地圖，就算自己的位置動搖，也能移往旁邊的位置。這是按順序學習最現實的報酬。改變的不是第一次就業的錄取率，而是 10 年後的生存方式。

5. 具體順序：求職者路線圖

抽象的建議沒有幫助，所以把順序拆解為可執行的單位。核心原則只有一個：在每個階段做出的東西，直接拿來當作下一個階段的輸入。只聽課就跳過的階段，什麼都不會留下。

Step 1. 數位邏輯與計算機結構。並不華麗，但跳過就會全盤崩塌。組合電路與循序電路、FSM、pipeline、快取與記憶體的基本感覺。這個階段的目標，是能在腦中模擬電路。

Step 2. RTL 設計與自我驗證。用 Verilog 與 SystemVerilog，從小區塊開始親自設計。UART、FIFO、簡單的匯流排 slave、一直到小型 RISC-V 核心的一部分。重要的是養成設計與驗證成對進行的習慣。沒有親自寫 testbench 並用眼睛確認波形的經驗，就不能說自己「懂」RTL。這個階段也是通往 DV 的門。

📩 在持續關注這個主題嗎？

財報·報告·HBM供需的後續分析，每天10:30（KST）寄到您的信箱。 免費訂閱 →

Step 3. 合成與時序基礎。把自己寫的 RTL 合成一次，並讀報告。setup 與 hold、slack、SDC 的基本概念、時脈域為何會成為問題。不需要華麗的工具，光用開源流程，就足以充分體驗「程式碼變成電路」。

Step 4. PD 流程從頭到尾走一次。用 OpenROAD 之類的開源流程，把一個小型設計從 floorplan 實際執行到 routing。這一次走完帶來的不是技術，而是地圖。親身了解自己的 RTL 在物理上會變成什麼、時序報告的數字從何而來的人，之後去任何職務都不會迷路。

Step 5. 然後再專精。從這裡開始，做想做的事就行。覺得驗證有趣就走 DV，覺得物理最佳化有趣就走 PD 與 STA，覺得測試與量產有趣就走 DFT。在基礎打好之後的選擇，都可以是正確的選擇。反之，跳過前面的階段直接從 Step 5 開始，那就不是選擇，而是賭博。

各階段的學習資料與路線圖整理在 VLSI Korea Edu 的路線圖。搭配本文一起看，順序會更具體。

6. 為何在 AI 時代這個順序更重要

可能會有人反問：「反正 AI 會寫 RTL，為何還要先學 RTL？」恰恰相反。AI 越能產出程式碼，能判定程式碼的人價值越高。判定來自對設計意圖與物理結果的理解，而不是文法知識。產出的 RTL 是否合理、這個 pipeline 結構能否在時序上存活、這種 reset 方式會不會在 DFT 中造成問題。要做出這類判斷，終究需要自己親自寫過、合成過、弄壞過的經驗。

而且如同前面所說，自動化會先吃掉流程。執行工具、定型化寫程式、既定的報告整理，都是自動化的首要目標。在 RTL 基礎上再具備 PD 實現感的人，能站在自動化難以觸及的「判斷」層。AI 時代設計產業如何重組，已在前文 「RTL 將變得免費」中長篇分析，建議接著本文一起閱讀。

7. 三個常見誤解

誤解 1.「設計職缺不開，先攻驗證或 PD 不是比較容易就業嗎？」去職缺開放的地方，和學習順序是兩回事。就算以驗證就業，學習上從 RTL 開始仍然更快。驗證面試最常見的落榜模式，就是讀不懂設計意圖。職務選擇的現實比較，另行整理在 設計、驗證、PD 該往哪裡去。

誤解 2.「PD 只要擅長操作工具就行了吧？」工具熟練度在入職後幾個月內，任何人都能達到一定水準。差異在於工具卡住時切分原因的能力，而那個能力來自 RTL 與電路的理解。這個主題在 PD 工程師為何需要懂 RTL 中有更深入的探討。

誤解 3.「比別人更快地深耕單一領域，不就是競爭力嗎？」深度在基礎之後才來。沒有基礎的深度，是無法移動的深度。一旦那個領域被自動化或組織改變，就必須從頭再來。full-stack 路線圖的整體圖像，可參考 從 RTL 開始的 full-stack 晶片設計路線圖。

常見問題

目標不是設計職務，也要從 RTL 開始學嗎？

是的。無論目標是 DV、PD、STA、DFT、PI 中的哪一個，判斷的起點都是設計意圖，而意圖寫在 RTL 裡。最好把目標職務與學習順序分開來思考。

RTL 與 PD 都學，不會花太久嗎？

並不是要都學到專家水準。PD 只要完整走完一次流程，RTL 只要能設計並驗證小型區塊，作為基礎就已足夠。就算淺，也先把整體地圖走過一次，對就業與生存都比只深耕一處更有利。

AI 會產出 RTL，還需要練習親自寫程式嗎？

需要。判定並修正產出程式碼的能力，來自親自寫過的經驗。寫程式練習的目的，只是從用手生產程式碼，轉變為培養分辨程式碼對錯的眼光而已。

想以驗證職務就業，應該從什麼開始？

較好的順序是，在 RTL 設計經驗之上疊加 testbench 與 assertion、覆蓋率概念。驗證是判定設計意圖的工作，沒有設計經驗的驗證，情境深度出不來。

只靠學校課程，能補齊這個順序嗎？

課程通常只涵蓋 Step 1 與 Step 2 的一部分。合成與 PD 流程的完整走完，多半要靠個人專案補齊，光用開源工具也完全可行。重要的是把做出的東西，實際送到下一個階段走完的經驗。

結論：守住順序，之後就是自由

回到開頭。請先學 RTL，再學 PD，之後再做你想做的事。最後一句之所以重要，是因為有基礎的人，無論做什麼選擇都很穩固。可以走設計、走驗證、走 signoff，甚至可以走向打造 AI 輔助設計工作流程的那一邊。

求職準備中真正危險的不是慢，而是跳過。跳過下層而登上的樓層，會在第一場危機中崩塌。反之，按順序累積的實力，就算職務改變、工具改變、時代改變，也會留下來。這就是我能自信地給出這個順序答案的原因。

英文文件準備：若準備投遞外商或海外職涯，英文履歷與求職信的完成度很重要，需要校對時可運用 Wordvice AI 之類的英文校對服務。透過此連結購買可能產生佣金。

📩 今天錯過的分析，明天早上寄到您的信箱

每天10:30（KST）Daily Silicon與財報·機構報告核心解讀搶先送達。訂閱後可選擇韓語/英語/日語新聞通訊，中文深度分析每日在網站更新。

免費訂閱 →

免費 · 無垃圾郵件 · 隨時退訂