OP-amp 피드백 계수 β=1일 때 왜 가장 불안정한가: loop gain과 phase margin으로 읽는 unity-gain의 직관

핵심 결론 OP-amp의 안정성은 신호 이득이 아니라 loop gain Aβ가 결정하며, β=1인 unity-gain buffer에서 β가 최대가 되므로 loop gain이 가장 크고, crossover 주파수가 가장 높아져 phase margin이 가장 작아진다. 이득을 올리면 β가 작아져 crossover가 낮은 주파수로 이동하고, 그 지점에서는 위상 지연이 덜 누적되어 오히려 안정해진다. "이득이 높으면 더 불안정하다"는 직관은 OP-amp에서는 반대다. 그래서 datasheet의 slew rate, settling, ICMR 관련 스펙 상당수가 가장 가혹한 조건인 unity-gain buffer에서 측정되며, decompensated OP-amp는 unity gain에서 아예 안정성을 보장하지 않는다.

먼저 용어를 정리한다: A, β, 그리고 loop gain

개방 루프 이득을 A(s), 입력 쪽으로 되돌아오는 비율을 피드백 계수 β라고 하자. 비반전 증폭기에서 출력의 일부가 반전 입력으로 돌아오는데, 그 비율이 β다. 폐루프 이득은 잘 알려진 대로 다음과 같다.

Acl = A / (1 + Aβ)  ≈  1/β   (단, Aβ >> 1 인 대역에서)

안정성을 결정하는 양은 Acl이 아니라 루프를 한 바퀴 돌 때의 이득, 즉 loop gain T(s) = A(s)β다. 발진 조건은 Barkhausen 기준과 Nyquist 기준으로 읽을 수 있다. loop gain의 크기가 1(0dB)인 지점에서 위상 지연이 180도에 도달하면 음성 피드백이 양성 피드백으로 뒤집히고, 그 조건 근처에서는 발진하거나 심하게 ringing한다. 실무에서는 그 지점까지의 여유를 phase margin으로 잰다.

phase margin = 180° + ∠T(jωc),   단 |T(jωc)| = 1

여기서 ωc는 loop gain crossover 주파수다. phase margin이 클수록 안정적이고, 대략 60도 안팎이면 overshoot가 적은 깔끔한 step 응답을, 45도 부근이면 어느 정도의 peaking을, 그 이하에서는 긴 ringing을 예상한다. 이 정의만 잡으면 β=1이 왜 가장 가혹한지 수식으로 바로 보인다.

β=1에서 무슨 일이 벌어지는가: 1/β 곡선으로 보기

Bode plot에서는 보통 A 곡선과 1/β 곡선을 겹쳐 그린다. 두 곡선이 만나는 지점이 crossover이며, 그 지점에서의 A의 위상이 phase margin을 정한다. 여기서 핵심은 β가 커질수록 1/β가 작아진다는 점이다. dB로 쓰면 20log(1/β) = -20log(β)이므로, β=1이면 1/β = 1, 즉 0dB다. 출력 전부를 그대로 되돌리는 unity-gain buffer에서는 피드백 네트워크에 의한 감쇠가 전혀 없다.

반전·비반전 증폭기에서 신호 이득을 10으로 만들면 noise gain도 대략 10이 되고 β는 약 0.1이 된다. 그러면 1/β는 20dB가 되어 A 곡선과 더 낮은 주파수에서 만난다. 낮은 주파수에서는 두 번째 극점, 출력 극점 등 고주파 극점들의 위상 지연이 아직 본격적으로 누적되지 않았으므로 phase margin이 커진다. 반대로 β=1에서는 crossover가 OP-amp가 도달할 수 있는 가장 높은 주파수까지 밀려 올라가고, 그 지점에서는 dominant pole의 90도 지연에 비지배 극점들의 지연이 이미 겹쳐 있어 margin이 최소가 된다.

직관으로 바꿔 말하면 이렇다. 피드백은 "틀린 양을 재서 되돌리는" 행위다. β가 크다는 것은 출력의 변화를 입력이 가장 크게, 가장 늦지 않게 감지한다는 뜻이기도 하지만, 동시에 루프가 한 바퀴 돌 때 신호가 가장 크게 증폭되어 돌아온다는 뜻이다. 고주파에서는 증폭기의 지연 때문에 되돌아온 신호의 타이밍이 어긋난다. 루프 이득이 그 주파수에서도 아직 1을 넘고 있으면 어긋난 신호가 줄지 않고 계속 커지며 순환한다. β를 줄이면 그 위험한 주파수에 도달하기 전에 loop gain이 먼저 1 아래로 떨어지므로 순환이 끊긴다.

흔한 오해 하나를 바로잡는다. β=1이 불안정한 이유는 "피드백량이 많아서"라는 말만으로는 부족하다. 정확한 이유는 피드백량이 최대라서 loop gain 곡선 전체가 가장 위로 올라가고, 그 결과 crossover가 위상 지연이 가장 큰 영역까지 이동하기 때문이다. 저주파에서 피드백량이 많은 것 자체는 오히려 정확도를 높인다. 문제는 고주파에서의 loop gain과 위상의 조합이다.

noise gain으로 다시 보기: 반전 증폭기에서 헷갈리는 지점

안정성을 볼 때는 신호 이득이 아니라 noise gain 1/β를 봐야 한다. 비반전 증폭기에서는 신호 이득과 noise gain이 같아서 혼동이 적다. 그러나 반전 증폭기에서는 신호 이득이 -Rf/Rin이어도 noise gain은 1 + Rf/Rin이다. 신호 이득이 -1인 반전 증폭기의 noise gain은 2이고 β는 0.5다. 따라서 같은 "이득 1"이라도 unity-gain buffer(β=1)보다 반전 이득 -1 쪽이 loop gain이 6dB 낮고 더 안정적이다. datasheet에서 "unity-gain stable"이라고 할 때 가리키는 가장 가혹한 기준은 보통 비반전 unity-gain buffer 조건이다.

이 구분은 transimpedance 증폭기나 차동 구조처럼 피드백 네트워크가 주파수 특성을 가질 때 더 중요해진다. β 자체가 주파수의 함수 β(s)가 되면 1/β 곡선이 평탄하지 않고, 입력 커패시턴스와 피드백 저항이 만드는 극점 때문에 특정 대역에서 phase margin이 추가로 깎인다. 그때도 원리는 같다. 안정성은 언제나 A(s)β(s) 전체로 판단한다.

decompensated OP-amp가 존재하는 이유

모든 OP-amp가 unity gain에서 안정하도록 설계되는 것은 아니다. 내부 보상 커패시터를 크게 하면 어떤 이득에서도 안정해지지만, 그 대가로 bandwidth와 slew rate가 희생된다. 보상을 일부러 줄인 decompensated OP-amp는 최소 이득, 예를 들어 5 또는 10 이상에서만 안정성을 보장하는 대신 더 넓은 bandwidth와 빠른 slew를 제공한다. 이는 위 원리의 직접적인 응용이다. 어차피 β가 작은 고이득 조건에서만 쓴다면, crossover가 낮은 쪽에 머무르므로 보상을 줄여도 margin을 확보할 수 있기 때문이다.

따라서 부품 선정에서 "unity-gain stable" 표기는 스펙표의 장식이 아니다. buffer로 쓸 계획이면 반드시 확인해야 하고, decompensated 부품을 buffer 자리에 넣으면 발진은 설계 실수이지 부품 불량이 아니다. 반대로 고이득 단독으로만 쓰는 자리에서는 decompensated 부품이 더 나은 선택일 수 있다.

왜 스펙을 unity-gain buffer에서 재는가: slew rate와 ICMR

Datasheet를 보면 slew rate와 settling time이 unity-gain buffer 조건에서 제시되는 경우가 많다. 이유는 두 가지다. 첫째, 가장 가혹한 안정성 조건에서 측정한 값이 다른 이득 조건에서의 동작을 대표하는 보수적인 기준이 되기 때문이다. 둘째, 큰 신호 동작에서는 내부 단이 포화와 회복을 오가는데, 100% 피드백 조건에서 입력 step에 대한 출력 추종을 보면 그 거동이 가장 직접적으로 드러나기 때문이다.

Slew rate 자체는 1차적으로 내부 보상 커패시터를 충전하는 전류로 정해진다. 개념적으로는 SR ≈ Itail / Cc 형태로 이해할 수 있으며, 이는 소신호 bandwidth와도 연결된다. 이득을 바꾼다고 내부 전류와 커패시터가 바뀌는 것은 아니므로 slew rate의 물리적 상한 자체는 이득의 함수가 아니다. 그럼에도 측정 조건을 unity gain으로 고정하는 것은, 피드백 조건에 따라 달라지는 ringing과 settling을 포함한 실효 거동을 가장 엄격한 조건에서 규격화하기 위해서다. "이득이 높으면 slew rate가 좋아진다"는 식의 단순화는 틀렸다. 정확히는 보상이 가벼운 부품일수록 slew가 빠를 수 있고, 그런 부품은 대개 고이득 전용이라는 상관관계가 있을 뿐이다.

ICMR, 즉 input common-mode range와 출력 swing 관련 측정도 마찬가지 논리다. Buffer 조건에서는 출력이 입력을 그대로 따라가므로 입력 common-mode를 sweep할 때 출력 추종 실패, 위상 반전 여부, 왜곡 증가가 숨김없이 나타난다. 높은 이득 조건에서는 입력 신호 자체를 작게 넣어야 출력이 포화하지 않으므로, 입력 단의 한계를 넓은 범위로 시험하기가 오히려 불편하다. 가장 단순하고 가장 가혹한 연결인 buffer가 측정 기준으로 선택되는 것은 우연이 아니다.

용량성 부하 조건도 같은 맥락이다. 출력 저항과 부하 커패시턴스가 만드는 추가 극점은 crossover 부근의 위상을 더 지연시켜 margin을 깎는다. Unity gain에서 이미 margin이 최소인 부품이 용량성 부하에 가장 먼저 무너지는 이유이며, datasheet의 capacitive load 구동 곡선을 buffer 조건으로 읽어야 하는 이유다.

근거의 한계: phase margin과 응답 형태의 대응(60도 부근에서 깔끔한 응답 등)은 설계 관행상의 대략적인 대응이며, 정확한 overshoot 수치는 극점 배치와 zero의 위치에 따라 달라진다. 특정 부품의 보장값은 반드시 해당 datasheet의 측정 조건을 기준으로 확인해야 한다.

실무에서 바로 쓰는 판단 순서

회로가 발진하거나 ringing한다면 이득부터 의심하지 말고 loop를 본다. 첫째, 현재 조건의 noise gain을 계산해 β를 확인한다. 둘째, 용량성 부하와 피드백 네트워크의 커패시턴스가 추가 극점을 만드는지 본다. 셋째, 부품이 unity-gain stable인지, 최소 이득 조건을 위반하지 않았는지 확인한다. 넷째, 전원 decoupling과 레이아웃의 기생 성분이 고주파 피드백 경로를 만들지 않았는지 점검한다. 이 순서면 대부분의 "원인 모를 발진"이 구조적인 문제로 정리된다.

FAQ

Q1. 이득을 높이면 왜 더 안정해지나요? 직관과 반대 아닌가요? 이득을 높인다는 것은 β를 줄인다는 뜻이기 때문이다. loop gain이 낮아져 crossover가 위상 지연이 덜한 낮은 주파수로 이동하므로 phase margin이 커진다. OP-amp 안정성은 신호 이득이 아니라 loop gain으로 판단한다.

Q2. Phase margin이 몇 도면 충분한가요? 일반적인 기준으로 45도 이상을 안정, 60도 안팎을 여유 있는 상태로 본다. 단, 이는 관행적인 기준이며 요구되는 overshoot와 settling 스펙, 부하 조건에 따라 필요한 margin은 달라진다.

Q3. Unity-gain stable이 아닌 부품을 buffer로 쓰면 무조건 발진하나요? 무조건은 아니지만 보장 범위 밖의 사용이며 발진 가능성이 높다. 최소 이득 조건을 지키거나, 보상을 추가하거나, unity-gain stable 부품으로 교체하는 것이 정석이다.

Q4. 반전 이득 -1과 unity-gain buffer 중 어느 쪽이 더 불안정한가요? Unity-gain buffer다. 반전 이득 -1의 noise gain은 2(β=0.5)라서 loop gain이 buffer보다 6dB 낮고 crossover도 낮아 margin이 더 크다.

Q5. Slew rate는 이득을 올리면 빨라지나요? 아니다. slew rate의 상한은 내부 전류와 보상 커패시터로 정해진다. 측정과 규격화가 unity-gain 조건에서 이뤄질 뿐, 이득 자체가 slew를 결정하지 않는다.

행동 체크리스트

• ☐ 회로의 신호 이득이 아니라 noise gain 1/β부터 계산한다
• ☐ 사용 부품의 unity-gain stable 여부와 최소 이득 조건을 datasheet에서 확인한다
• ☐ Bode plot에서 1/β 곡선과 crossover 위치, phase margin을 함께 읽는다
• ☐ 용량성 부하가 추가 극점을 만드는지, 직렬 저항 등 대책이 필요한지 점검한다
• ☐ Slew rate와 settling 스펙은 측정 조건(이득, 부하, step 크기)을 확인하고 비교한다
• ☐ 발진 문제 발생 시 이득, 부하, 보상, 레이아웃 순서가 아니라 β와 loop gain 순서로 진단한다

📩 VLSI Korea 뉴스레터 구독하기

매일 발행되는 반도체 심층 분석을 이메일로 가장 먼저 받아보세요. 구독은 무료입니다.

무료로 구독하기