삼성전자·SK하이닉스 회로설계·배치설계·회로검증 직무 차이 총정리 — 공고 해독하는 법

핵심 결론 3줄 1. 삼성전자와 SK하이닉스는 같은 '회로설계'라는 말을 써도 맡는 칩, 공정, 조직이 다르다. 직무명으로 지원하지 말고 공고 본문의 키워드로 지원하라. 2. 팹리스에서 쓰는 PI·PD·DFT·DV·STA·Layout은 대기업 공고 안에서 다른 이름으로 흩어져 있다. 매핑표를 먼저 익히면 탈락을 크게 줄일 수 있다. 3. 메모리 회사에서는 디지털 설계보다 아날로그·커스텀 회로와 검증의 비중이 크고, 시스템LSI·파운드리와 메모리사업부의 회로설계는 사실상 다른 직무다.

왜 직무명이 같아도 일이 다른가

반도체 설계 직무를 처음 알아보는 사람이 가장 많이 하는 실수는 직무명을 사전처럼 외우는 것이다. '회로설계 = RTL을 짜는 일'이라고 단정하면 삼성전자 메모리사업부 공고에서 바로 어긋난다. 메모리에서 회로설계는 DRAM 셀 어레이 주변 회로, sense amplifier, I/O, 전원 회로처럼 트랜지스터 레벨에 가까운 커스텀 설계를 포함한다. 반면 삼성전자 시스템LSI사업부의 회로설계·디지털 설계 공고는 SoC 블록의 RTL 설계, 합성, 검증에 훨씬 가깝다. SK하이닉스도 마찬가지다. HBM, DRAM, NAND, CIS, SoC 설계·검증이 한 공고 묶음 안에 섞여 나오기 때문에, 사업부와 제품명을 먼저 읽지 않으면 엉뚱한 포트폴리오를 들고 면접장에 들어가게 된다.

또 하나 중요한 전제가 있다. 두 회사의 신입 공채 직무 체계와 경력 채용 직무 체계는 다르다. 신입에서는 '회로설계'처럼 큰 이름 하나로 묶어 뽑은 뒤 배치하지만, 경력 채용에서는 'HBM 회로설계', '디지털 설계', 'SoC 설계·검증'처럼 제품과 블록 단위로 쪼개서 뽑는다. 그래서 경력 공고를 읽는 법과 신입 공고를 읽는 법을 구분해야 한다. 이 글은 두 경우 모두에 쓸 수 있는 해독 프레임을 제공한다.

설계 플로우로 보는 6개 직무 — PI·PD·DFT·DV·STA·Layout

팹리스와 디자인하우스에서 일상적으로 쓰는 여섯 가지 약어를 기준으로 정리하면 전체 지도가 보인다.

RTL / DV (Design Verification) — 스펙을 Verilog·SystemVerilog로 구현하고, 그 구현이 스펙대로 동작하는지 검증하는 앞단이다. DV는 SystemVerilog와 UVM 기반 testbench, coverage, assertion을 다룬다. 삼성전자 시스템LSI와 SK하이닉스 SoC 설계·검증 공고가 이 영역에 가장 가깝다.

PI / PD (Physical Implementation / Physical Design) — 합성된 netlist를 실제 배치·배선으로 바꾸는 백엔드다. Floorplan, placement, CTS, routing, ECO를 포함한다. 대기업 메모리 조직에서는 이 일을 전담 팀이 나누어 맡는 경우가 많고, 공고에서는 '배치설계', '백엔드 설계', '물리 설계', '구현 설계' 등으로 표기되는 사례를 반드시 본문으로 확인해야 한다.

STA (Static Timing Analysis) — 칩이 목표 clock에서 setup·hold를 만족하는지 signoff하는 역할이다. PrimeTime 같은 tool로 timing constraint, corner, mode를 관리한다. PI/PD와 붙어 다니지만, STA 전담 공고는 constraint 작성 경험과 timing ECO 판단력을 따로 본다.

DFT (Design for Testability) — 양산 테스트를 위해 scan, MBIST, LBIST, ATPG 구조를 삽입하고 test coverage를 확보하는 직무다. 메모리에서는 MBIST와 redundancy, repair 개념이 특히 중요하다. DFT는 RTL 설계자도, PD 엔지니어도 아닌 독립 직무로 뽑는 경우가 늘고 있다.

Layout — 아날로그·커스텀 회로에서는 schematic을 실제 mask 도면으로 그리는 layout이 별도 직무다. 디지털 자동 P&R과 다르다. DRAM, HBM 베이스 다이, 고속 I/O처럼 수동 layout과 matching, parasitic 관리가 성능을 좌우하는 영역에서 채용 수요가 꾸준하다.

아날로그·커스텀 회로설계 — ADC, PLL, SerDes, 전원, I/O 회로를 트랜지스터 레벨로 설계하고 SPICE 시뮬레이션으로 검증한다. 메모리 회로설계 공고의 상당수가 실제로는 이 영역이다. 디지털 RTL 포트폴리오만으로 지원하면 서류 단계에서 미스매치가 드러난다.

매핑표 — 팹리스 용어를 대기업 공고 언어로 번역하기

표는 출발점일 뿐이다. 같은 회사 안에서도 사업부와 채용 시즌마다 표기가 바뀐다. 표로 방향을 잡은 뒤에는 반드시 해당 공고 본문의 '수행 업무'와 '자격 요건' 문장을 대조하라.

삼성전자 — 사업부부터 갈라서 읽어라

삼성전자 DS부문에서 설계 직무를 볼 때는 사업부가 첫 번째 필터다.

메모리사업부의 회로설계는 DRAM·HBM 중심의 커스텀·아날로그 성격이 강하다. HBM에서는 코어 다이와 베이스 다이, TSV 인터페이스, I/O와 신뢰성 설계까지 범위가 넓다. RTL 경력만으로 승부를 보려면 로직 다이 설계나 디지털 블록 공고를 골라야 한다.

시스템LSI사업부의 회로설계·디지털 설계는 모바일 AP, 이미지센서, 디스플레이 드라이버 같은 SoC 설계에 가깝다. 팹리스에서 하던 RTL·DV·백엔드 분업과 가장 유사한 구조를 기대할 수 있는 곳이 여기다.

Foundry사업부의 설계 관련 직무는 고객 칩을 지원하는 Design Service, 라이브러리, PDK, DTCO 성격이 섞인다. 직접 제품을 설계하는 일과, 고객이 설계할 수 있게 돕는 일을 구분해서 읽어야 한다. 같은 '설계'라도 산출물이 칩 자체인지, 설계 환경과 방법론인지가 다르다.

신입 공채에서는 회로설계 직무가 시스템LSI와 Foundry 쪽으로 안내되는 경우가 공개 자료에서 확인된다. 이는 메모리 회로설계 인력을 별도 경로나 내부 육성으로 채우는 구조와 연결해서 이해하면 된다. 신입 지원자는 '삼성 회로설계' 하나로 뭉뚱그리지 말고, 어느 사업부 배치 가능성이 높은지를 직무소개서에서 확인하라.

SK하이닉스 — HBM과 SoC를 분리해서 읽어라

SK하이닉스 경력 채용은 '월간 hy-way' 같은 정기 경력 채용 창구를 통해 HBM 회로설계, 디지털 설계, SoC 설계·검증 등을 반복해서 모집하는 흐름이 공개 보도에서 확인된다. 여기서도 해독법은 같다.

HBM 회로설계는 메모리 코어와 로직 다이, 인터페이스를 아우르는 혼합 영역이다. 순수 디지털 RTL만 해온 사람에게는 회로 이해도를, 아날로그만 해온 사람에게는 시스템 이해도를 추가로 묻는다. 디지털 설계 공고는 컨트롤러와 SoC 블록의 RTL·합성에 가깝고, SoC 설계·검증 공고는 DV 역량을 전면에 내세우는 경우가 많다.

SK하이닉스는 메모리 비중이 큰 회사인 만큼, NAND·DRAM 제품 설계, 패키지와 기판, 신뢰성, 양산 테스트와 연결된 설계 직무가 삼성전자보다 상대적으로 더 넓게 펼쳐진다. '설계'라는 단어 뒤에 제품명을 붙여 읽는 습관이 필수다. DRAM 설계와 CIS 설계는 요구하는 회로 감각이 다르다.

공고 해독 5단계 프레임

첫째, 사업부와 제품을 적는다. 메모리인지, 시스템LSI인지, 파운드리인지, HBM인지, CIS인지 한 줄로 쓴다. 둘째, 플로우 위치를 표시한다. RTL, DV, PI/PD, STA, DFT, Layout, 아날로그 중 어디인지 매핑표로 찍는다. 셋째, tool 이름을 뽑는다. 공고에 적힌 EDA tool이 곧 면접 질문 범위다. 넷째, 산출물을 확인한다. RTL 코드인지, 검증 coverage 보고서인지, signoff 결과인지, layout 도면인지가 다르면 준비물이 완전히 달라진다. 다섯째, 본인 포트폴리오에서 같은 산출물을 낸 경험을 한 개 이상 연결한다. 연결이 안 되면 그 공고는 지금 지원할 공고가 아니라, 다음 분기에 준비해서 지원할 공고다.

이 다섯 단계를 거치면 '회로설계에 지원했는데 면접에서 아날로그 회로만 물어봤다'는 식의 미스매치를 대부분 사전에 걸러낼 수 있다.

신입과 경력, 준비물이 다르다

신입은 플로우 전체를 한 번이라도 끝까지 돌려본 경험이 강점이다. RTL부터 합성, 간단한 STA, FPGA 프로토타이핑까지 이어지는 프로젝트 한 개가 흩어진 과목 성적보다 설득력이 있다. 경력은 깊이가 기준이다. 어느 corner에서 어떤 timing violation을 어떻게 ECO로 닫았는지, DFT coverage를 몇 퍼센트에서 어디까지 올렸는지처럼 수치와 판단 과정으로 말해야 한다. 경력 공고에서 '우대 사항'에 적힌 한 줄이 실제 합격선을 결정하는 경우가 많다.

FAQ

Q1. 회로설계 직무에 합격하면 RTL을 짜는 일을 하나요? 사업부에 따라 다릅니다. 시스템LSI 디지털 설계는 RTL 비중이 높지만, 메모리 회로설계는 트랜지스터 레벨 회로와 시뮬레이션 비중이 높습니다. 공고 본문의 수행 업무에서 Verilog 비중과 SPICE 비중을 비교해 판단하세요.

Q2. 팹리스에서 PD를 했는데 대기업에서도 같은 이름으로 지원하면 되나요? 이름이 아니라 본문 키워드로 찾으세요. 배치설계, 백엔드, 물리 구현 등으로 표기될 수 있고, 조직에 따라 PI 업무가 STA·DFT와 묶여 나오기도 합니다. Floorplan, P&R, ECO 키워드가 있는 공고가 PD 경력과 직접 연결됩니다.

Q3. DV와 DFT는 어떻게 다른가요? DV는 설계가 스펙대로 동작하는지 양산 전에 검증하는 일이고, DFT는 양산 후 불량을 검출할 수 있도록 테스트 구조를 설계 단계에서 심는 일입니다. 사용하는 언어와 tool, 보는 지표(coverage 종류)가 다릅니다.

Q4. STA는 PD 경력이 있어야만 지원할 수 있나요? PD 경험이 있으면 유리하지만 필수는 아닙니다. SDC 작성, timing report 해석, setup·hold와 clock 구조에 대한 이해를 프로젝트나 업무 사례로 증명하면 진입 경로가 열립니다. 반대로 PD만 하고 STA를 해본 적이 없다면 그 간격을 먼저 메워야 합니다.

Q5. Layout 직무는 디지털 자동화와 다른가요? 다릅니다. 여기서 말하는 Layout은 아날로그·커스텀 회로의 수동 layout으로, matching과 parasitic을 사람이 직접 관리합니다. 디지털 P&R 자동화 경험과는 별도로 평가됩니다.

행동 체크리스트

• ☐ 지원하려는 공고 3개를 골라 사업부·제품명을 첫 줄에 적었다
• ☐ 매핑표로 각 공고의 플로우 위치(RTL·DV·PD·STA·DFT·Layout·아날로그)를 표시했다
• ☐ 공고에 적힌 EDA tool 목록을 뽑아 본인 사용 경험과 대조했다
• ☐ 산출물 기준으로 포트폴리오에서 연결할 사례를 공고당 1개 이상 찾았다
• ☐ 연결이 안 되는 공고는 무리하게 지원하지 않고 준비 목록으로 분리했다
• ☐ 면접 대비로 본인 담당 블록의 PPA·timing·검증 수치를 말할 수 있게 정리했다

📩 VLSI Korea 뉴스레터 구독하기

매일 발행되는 반도체 심층 분석을 이메일로 가장 먼저 받아보세요. 구독은 무료입니다.

무료로 구독하기