본문으로 건너뛰기Skip to content 1:1 문의 — [email protected]로 이메일 작성 Contact us — email [email protected]

열저항은 칩의 상수가 아니다: 접합 온도 계산이 틀리는 세 가지 이유

데이터시트의 열저항, 패키지 표면 온도, 평균 전력은 서로 다른 질문에 답한다. 보드 경계조건과 발열 시간을 맞춰야 계산값이 설계 판단으로 이어진다.

Context image: color-enhanced LM1117 regulator die identified by ZeptoBars; manufacturer and package variant unverified.
Context image, not the exact TI test specimen: a die identified by ZeptoBars as an LM1117 low-dropout regulator, photographed in 2012. Manufacturer and package variant are not established by this photo. Source-enhanced colors; file unchanged. ZeptoBars / CC BY 3.0. Original photo · License

칩의 소비 전력에 데이터시트 열저항을 곱하고 주변 온도를 더하면 접합 온도가 나온다. 식은 간단하지만, 그 열저항을 측정한 보드와 냉각 조건이 실제 제품과 다르면 답도 달라진다. 표면 온도를 재거나 부하를 짧게 켜는 경우에는 필요한 입력 자체가 바뀐다. 이 글의 질문은 하나다. 어떤 조건을 확인해야 열저항 계산을 실제 제품의 온도 예측으로 사용할 수 있을까.

VLSI Korea view: 열 설계에서 먼저 고를 것은 가장 작은 열저항 숫자가 아니라, 우리가 계산하려는 온도와 일치하는 경계조건이다.
Parallel paths carry heat from junction through the package top and through the board to ambient.
VLSI Korea original schematic. Boundary conditions determine the division of heat; arrows are not measured fractions.

열이 빠져나가는 길까지 포함한 숫자

접합 온도는 반도체 내부의 활성 영역 온도를 뜻한다. 주변 공기, 패키지 윗면, 보드 온도는 각각 다른 관측점이다. 정상상태에서 접합과 주변의 온도 차이를 소자 손실 전력으로 나눈 값이 접합-주변 열저항 RθJA다. 단위는 °C/W이며 온도 차이에 대해서는 K/W와 같다. TI는 이 값을 시스템 조건에 강하게 의존하는 지표로 설명한다. 따라서 데이터시트의 숫자를 보드가 달라도 유지되는 재료 상수처럼 읽으면 곤란하다. TI 열 지표 해설

열은 패키지 윗면과 리드·노출 패드·보드 등 여러 경로로 나뉜다. 보드에 구리 면적을 늘리는 일은 칩 내부의 발열 원리를 바꾸지 않아도 외부 열 경로를 바꾼다. 반대로 인접 부품이 같은 보드를 가열하면 칩이 열을 버리는 쪽의 온도도 올라갈 수 있다. 이때 실험실 공기 온도를 제품 내부의 주변 온도로 대입하는 것은 별도의 가정이다. 공기 온도를 어디서 측정했는지까지 입력으로 남겨야 한다.

Input What must match Failure if omitted
Power Heat dissipated in the device Load power counted as device heat
Reference temperature Ambient, top or board location A metric paired with the wrong sensor
Boundary Copper, vias, airflow and enclosure Test-board result treated as universal
Time Steady state or specified waveform Average substituted for peak

부품을 고르는 설계자에게 필요한 일은 데이터시트 비교 조건을 정리하는 것이다. 이미 만든 보드를 디버깅하는 엔지니어에게 필요한 일은 측정 온도에서 내부 온도를 추정하는 것이다. 전자는 패키지·보드 대안을 선택하고, 후자는 허용 부하나 재설계 필요성을 결정한다. 같은 열저항 표를 열어도 결정이 다르므로 출발점도 달라야 한다. 이 구분은 TI의 지표 설명, Nexperia의 보드 경계조건 연구, ADI의 방열 설계 튜토리얼을 함께 읽을 때 더 분명해진다. Nexperia 경계조건 연구 · ADI 열 설계 기초

같은 레귤레이터도 구리 면적에 따라 달라진다

선형 레귤레이터는 입력과 출력 사이의 전압 차이 때문에 소자 내부에서 전력을 소모한다. TI LM1117 데이터시트는 방열 설계 절차와 함께 보드 구리 면적에 따른 열저항 시험값을 제공한다. 여기서는 SOT-223, 밑면 구리 없음, 탭이 윗면 구리에 연결된 조건에서 일부 행만 고른다. 칩 이름이 같아도 외부 열 경로가 달라지면 온도가 바뀐다는 것을 보여주는 역사적 설계 사례다. LM1117 데이터시트의 방열 표

Three TI LM1117 SOT-223 test layouts have different junction-to-ambient thermal resistances.
TI LM1117 SNOS412Q, Table 9-2: selected top copper areas with no bottom copper, tab attached to top copper. VLSI Korea chart; measurements are not predictions for another board.

열저항 열은 제조사 시험값이며, 오른쪽 온도 열은 이 글의 계산이다. 일정한 소자 손실 0.5 W와 주변 40 °C를 가정해 각각 곱하고 더했다. 실제 LM1117 보드에서 이 온도가 측정됐다는 뜻은 아니다. 사진 역시 ZeptoBars가 LM1117로 식별한 과거 다이의 맥락 이미지다. 제조사와 패키지 변형을 사진으로 확인할 수 없으므로 TI 시험 시편 사진으로 제시하지 않는다.

Top copper area (square inches) RθJA (°C/W), TI test Rise at assumed 0.5 W (°C) Junction at assumed 40 °C ambient (°C)
0.0123 136 68 108
0.3 84 42 82
1 66 33 73

이 예제에서 설계자가 바꾼 것은 부품 번호가 아니라 열이 퍼질 공간이다. 하지만 구리 면적이 커지는 만큼 열저항이 계속 같은 비율로 낮아진다는 법칙은 없다. 방열 면적 외의 경로가 병목이 되면 추가 구리의 효과도 작아진다. 따라서 표의 두 점 사이를 연결한 선을 임의 보드의 보증 곡선으로 쓰지 않는 편이 타당하다. 필요한 비교는 보드 형상, 구리 두께, 접속 방식, 공기 흐름을 포함한 완성 구조의 비교다.

전력 입력도 따로 확인해야 한다. 출력으로 전달한 전력을 모두 소자 발열로 세면 냉각 요구가 과장된다. 반대로 정지 전류나 다른 손실을 빼고 계산하면 여유를 낙관할 수 있다. 새 패키지로 바꾸기 전에 실제 손실을 확인하고, 보드 변경으로 해결 가능한 문제인지 검토하는 순서가 유용하다. 이는 부품 가격 비교에 보드 면적과 검증 작업을 함께 포함하자는 편집 판단이다.

표면을 재었다면 분모부터 다시 확인한다

패키지 윗면이 뜨겁다는 관찰은 유용하지만, 윗면 온도와 접합 온도는 같지 않다. 여기서 RθJC와 ΨJT를 혼용하기 쉽다. RθJC는 지정된 케이스 방향으로 열이 흐르도록 만든 시험 경계조건에 대응한다. ΨJT는 접합과 윗면 온도 차이를 소자 전체 손실 전력으로 나눈 특성화 지표다. 그 전력이 전부 윗면으로 지나갔다는 뜻이 아니어서, 같은 단위를 써도 순수한 경로 열저항은 아니다. RθJC와 ΨJT의 정의

Thermal resistance uses heat through a path while the characterization parameter uses total device power.
VLSI Korea original schematic. The top path and total device power are different denominators.

예를 들어, 실제 보드와 충분히 유사한 조건에서 얻은 ΨJT가 2 °C/W라고 가정하자. 윗면 측정값 70 °C, 손실 2 W이면 추정 접합 온도는 74 °C다. 여기에 다른 시험에서 얻은 RθJC 10 °C/W를 잘못 넣으면 90 °C가 된다. 차이 16 °C는 칩이 갑자기 더 뜨거워졌기 때문이 아니라 모델의 분모와 경계조건을 바꿨기 때문에 생긴다. 이 값들은 지표 혼동을 설명하기 위한 가정이며 특정 제품의 사양이 아니다.

Assumed input or result Value
Measured top temperature 70 °C
Device loss 2 W
Applicable ΨJT 2 °C/W
Estimated junction 74 °C
Misapplied RθJC 10 °C/W
Incorrect estimate 90 °C

그렇다고 ΨJT를 어떤 표면 온도에도 적용할 수 있는 만능 보정 계수로 바꿔 읽어서도 안 된다. 윗면에 방열판을 붙여 열 분배를 바꾸면 원래의 특성화 조건이 달라진다. 센서가 측정점을 식히는 효과나 적외선 측정의 방사율 오차도 남는다. TI는 윗면 방열판 적용 시 ΨJT 사용을 피하고 해당 방열 경로를 반영하도록 구분한다. 측정 위치, 센서 부착 상태, 주변 구조를 함께 기록해야 계산의 의미를 보존할 수 있다. 표면 측정과 방열판 적용 범위

짧은 발열에는 열저항만으로 부족하다

정상상태 열저항은 충분히 오래 발열했을 때의 관계다. 짧은 부하에서는 소자와 주변 구조에 열이 저장되므로, 같은 전력이라도 온도가 즉시 정상상태 값에 도달하지 않는다. 시간에 따른 응답을 보려면 과도 열 임피던스 또는 검증한 동적 모델이 필요하다. 정상상태 계산을 설명하는 ADI 튜토리얼의 관계식은 출발점이지, 모든 부하 시간에서 피크 온도를 계산해 주는 식은 아니다. 정상상태 온도 상승의 관계

A hypothetical thermal model shows a single pulse, repeated pulses, and average temperature rise.
VLSI Korea calculation. Single-node linear model, fixed ambient, assumed parameters; not an LM1117 measurement.

이 차이를 보기 위해 단일 열용량을 가진 선형 모델을 직접 만든다. 열저항 R을 20 °C/W, 시간상수 τ를 10 s, 켜진 동안의 손실 P를 2 W로 가정한다. 고정 주변 온도에서 온도 상승 ΔT의 방정식은 τ·dΔT/dt + ΔT = P·R이다. 처음 주변 온도에서 출발하는 단일 펄스에는 ΔT(t) = P·R·[1 − exp(−t/τ)]가 된다. 실제 칩을 맞춘 모델이 아니라 시간 조건의 의미를 보여주는 계산이다.

Assumed waveform Temperature-rise result (°C) Meaning
Continuous 2 W 40 Steady state
One 1 s pulse from ambient 3.81 End of first pulse
1 s on, 10 s period, repeated 6.02 Periodic steady-state peak
Same repeated waveform 4 Periodic mean

반복 펄스에서는 꺼진 시간 동안 식고 다음 펄스가 남은 열에 더해진다. 위 피크는 P·R·[1 − exp(−t_on/τ)] / [1 − exp(−T/τ)]로 계산했다. 여기서 T는 반복 주기다. 평균 전력으로 구한 평균 온도 상승이 피크보다 작다는 사실과, 첫 펄스 온도가 반복 동작의 피크보다 작다는 사실을 함께 볼 수 있다. 소수점은 모델 계산 결과일 뿐 측정 정밀도를 주장하지 않는다.

Boundary condition: 평균 전력이 같다는 이유만으로 피크 접합 온도까지 같다고 결론 내릴 수 없다.

실제 패키지는 여러 시간상수를 가지며 손실도 온도와 함께 달라질 수 있다. 따라서 이 예제의 시간상수를 제품에 복사하지 않는다. 모델이 실제 부하의 켜짐 시간과 냉각 시간을 설명하는지, 충분히 반복한 뒤에도 같은 오차 범위에 드는지를 확인한다. 단순 모델이 맞지 않으면 데이터시트 과도 응답이나 검증된 열 모델로 돌아가는 것이 다음 단계다.

작은 오차 막대보다 먼저 물어야 할 것

최근 열 측정 연구도 추정값의 불확실성을 직접 다룬다. Chen·Wang·Jiang의 arXiv 원고는 2026-10-06 제출됐으며, 다층 열반사 측정에서 결합된 매개변수의 불확실성을 물리 기반 변수 변환으로 다룬다고 설명한다. 여기서 확인한 범위는 초록과 메타데이터다. 저자의 방법이 특정 제품의 접합 온도를 더 정확히 예측한다거나 양산 측정에 검증됐다고 확장할 근거는 아니다. 열반사 불확실성 연구 초록

A deterministic input-bound calculation produces lower, nominal and upper junction-temperature estimates.
VLSI Korea calculation. Independent assumed input bounds; this is a range, not a statistical confidence interval.

이 글의 실무 예제는 더 단순한 입력 범위 계산이다. 손실 2 ± 0.2 W, 유효 열저항 20 ± 4 °C/W, 주변 온도 40 ± 3 °C를 서로 독립적으로 변할 수 있는 가정 범위로 둔다. 정상상태 식에 넣으면 중앙값은 80 °C지만, 모든 입력의 끝값을 조합한 범위는 65.8~95.8 °C다. 확률 분포를 정의하지 않았으므로 신뢰구간이라고 부르지 않는다. 앞의 펄스 예제와도 별개의 계산이다.

Case Ambient (°C) Loss (W) Effective resistance (°C/W) Junction estimate (°C)
Lower input bounds 37 1.8 16 65.8
Nominal inputs 40 2 20 80
Upper input bounds 43 2.2 24 95.8

핵심은 계산기를 더 정밀하게 쓰는 것이 아니다. 실제 제품에서 열저항이 그 범위 안에 있다는 근거가 없으면, 깔끔한 범위 계산 자체가 잘못된 모델을 정당화할 수 있다. 손실과 냉각이 온도에 의존해 서로 연동되는 경우에는 독립 범위라는 가정도 다시 봐야 한다. 측정 산포, 센서 오차, 모델 구조의 오류를 하나의 작은 오차 막대로 합쳐 숨기지 않는 것이 우선이다.

확인 순서는 주장에 맞춰야 한다. 표면 온도 추정이 목적이면 관측점과 보정 관계를, 패키지 비교가 목적이면 같은 보드와 같은 냉각 조건을 먼저 맞춘다. 펄스 피크가 목적이면 시간 응답을 확인한다. 숫자의 소수 자릿수보다, 어떤 입력을 바꾸면 결론이 뒤집히는지 설명할 수 있어야 설계 검토에서 쓸 수 있다.

국내 설계팀이 다음 보드에서 남길 증거

국내 팹리스·패키징·보드 설계팀이 이 문제를 나눠 맡을 때는 전달 문서의 단위를 부품 번호에서 실험 조건까지 넓힐 필요가 있다. 패키징 팀이 제공한 열 모델, 보드 팀의 구리·비아 구조, 회로 팀의 손실 파형이 같은 사용 상황을 가리키는지 확인하는 것이다. 이 연결이 빠지면 각 팀의 계산은 맞아도 최종 제품의 온도는 설명하지 못할 수 있다. 이는 국내 업계에서 실측한 실패 빈도가 아니라 이 글의 협업 제안이다.

Review boundary conditions, loss waveform, temperature observation and residual error before accepting a thermal estimate.
VLSI Korea original engineering review flow. Acceptance requires a project-specific error and temperature margin.

다음 시제품에서는 대표 부하를 정하고 손실 파형과 온도 관측점을 함께 남긴다. 냉각 조건을 의도적으로 바꾼 비교와 반복 부하 시험도 유용하다. 동일한 입력 기록으로 모델을 다시 계산할 수 있어야 하고, 예측과 측정이 벌어진 원인을 보드 조건·손실·센서·시간 응답으로 좁힐 수 있어야 한다. 정확한 접합 온도를 직접 관측하지 못했다면 그 한계도 남긴다. 표면 온도와 잘 맞았다는 것만으로 내부 최고 온도가 검증됐다고 쓰지 않는다.

Reader decision Evidence to request What would change the decision
Keep the package Matched board and cooling comparison Required margin absent after board changes
Increase allowed load Loss waveform and periodic temperature Peak exceeds project limit or uncertainty budget
Trust a surface estimate Sensor placement and applicable metric Cooling path changes the heat partition
Accept a compact model Residuals across representative conditions Errors persist outside the fitted condition

앞으로 6~12개월 동안 볼 것은 열저항 최저값 경쟁보다, 부품과 패키지 공급자가 조건이 명시된 모델을 얼마나 재현 가능하게 전달하는지다. 다음 점검 시점은 2027-04로 둔다. 과도 부하에서의 모델 오차, 보드 변경 전후의 재현성, 측정 불확실성을 함께 비교할 수 있는 공개 자료가 늘어나는지를 살핀다. 특정 기업의 출시 계획을 예측하는 주장은 아니다.

이 글의 판단을 뒤집을 조건도 분명하다. 실제 제품의 보드·냉각·손실·관측점·시간 조건을 포함한 검증에서, 단순 열저항 계산이 프로젝트가 정한 허용 오차와 온도 여유를 계속 만족한다면 그 단순함을 유지해도 된다. 모든 설계에 복잡한 모델을 요구할 필요는 없다. 다만 그 결론은 부품 표의 숫자만으로 얻을 수 없으며, 조건을 맞춘 측정과 비교에서 얻어야 한다.

Disclosure

이 글은 공개 기술 문서와 연구 초록을 종합한 교육용 설명이다. 계산과 도식은 명시한 가정에 따른 VLSI Korea 자체 작성물이며 실제 제품 시험 결과가 아니다. 실제 사진은 출처와 재사용 조건을 표시했다. 원고 작성과 번역에 AI를 사용했다. 특정 제품의 허용 온도·수명·양산 품질을 보증하지 않는다.

Sources

댓글

VLSI KOREA BRIEFING

반도체를 읽는 안목, 메일함으로.

엔지니어의 시각과 산업의 흐름을 함께. 무료로 구독하세요.

이미 구독 중인가요? 로그인