Base die do NVHBM em TSMC 3nm para os três fornecedores: por que não é uma derrota da Samsung

🆓 Artigo gratuito · Qualquer pessoa pode ler gratuitamente

A resposta curta: padronizar um processo não é padronizar um produto. Só o processo do base die passou para TSMC 3nm. Core dies de DRAM, empilhamento, encapsulamento e rendimento continuam específicos de cada fornecedor.

O NVHBM, apresentado em agosto de 2026, é uma HBM personalizada baseada em HBM4E. A NVIDIA moveu seu próprio controlador de memória para o base die e cita até 30% mais largura de banda e 15% menos consumo HBM do que a HBM4E padrão.

A Samsung aceitou a exigência, mas mantém seu modelo integral interno para HBM padrão e produtos personalizados de outros clientes. Também foi relatado um plano alternativo com sua própria fundição, caso a capacidade da TSMC seja insuficiente.

Depois das reportagens de 18 de outubro de 2026, a leitura mais comum foi simples: a Samsung aceitou usar a fundição de uma rival, logo a Samsung perdeu. Essa leitura trata a pilha HBM como um único chip. Não é. Uma pilha HBM combina dois tipos de die muito diferentes, e só o processo de fabricação da camada inferior foi padronizado.

Estrutura da pilha HBM. Core dies de DRAM ficam sobre um base die lógico. Source: VLSI Korea

O que foi padronizado e o que não foi

O base die e o core die são chips diferentes

A parte superior de uma pilha HBM armazena dados: uma pilha de core dies de DRAM. O base die inferior não armazena nada. É um chip lógico que move sinais entre a GPU e os core dies, gerencia potência e cuida de teste e reparo.

Cada geração dá mais trabalho ao base die. A HBM4 ampliou a interface, e o NVHBM desce parte do controlador de memória, que antes ficava na GPU, para o base die. O base die não é mais um piso passivo. É um design lógico que define o desempenho.

Por isso a lógica do processo mudou. Um processo DRAM serve ao core die. Um processo lógico serve ao base die. Nunca houve razão técnica para que ambos saíssem da fábrica da mesma empresa. O fornecimento integral era uma conveniência de compra, não uma lei da física.

A armadilha de dizer 1c para todos

As reportagens somaram um segundo ponto à história de padronização: core dies na geração 1c. Mas 1c não é o nome de um processo. É um rótulo de geração para DRAM de classe 10 nm, e a célula, o transistor e o processo reais diferem em cada fornecedor.

O 1c da Samsung, o 1c da SK hynix e o 1c da Micron são três processos distintos com o mesmo rótulo. Timing de leitura, comportamento de refresh, comportamento térmico e rendimento ainda precisam ser medidos e validados fornecedor por fornecedor.

O base die funciona da mesma forma. Compartilhar TSMC 3nm não torna três implementações idênticas. Como o controlador é construído e como a integridade de potência e de sinal é fechada continua separando as peças. Um nó compartilhado é uma linha de partida compartilhada, não um tempo de chegada compartilhado.

📩 Acompanhando este tema?

Receba a análise de acompanhamento — resultados, relatórios e oferta de HBM — todos os dias às 10:30 KST. Assinar grátis →

O que a NVIDIA ganha e o que os três fabricantes de memória mantêm

Para a NVIDIA, é uma decisão de custo de validação. Se três fornecedores entregam base dies em três processos com três implementações, a matriz de validação triplica para uma memória que se conecta à mesma GPU. Um único design de base die em um único processo reduz essa matriz e facilita mover volume entre fornecedores por preço e fornecimento.

É o caso clássico do maior cliente definindo um padrão de cadeia de suprimentos. Mas quem define o padrão não fica com todo o valor. A Micron disse em público que a HBM personalizada pode alcançar preços e margens maiores do que peças padrão, porque um base die com mais funções eleva o valor do próprio produto de memória.

A Samsung deve ser lida pela mesma estrutura. O que ela cedeu é o volume de fabricação do base die em um produto, o NVHBM. O que manteve é a fabricação do core die, a responsabilidade pelo empilhamento e pela entrega, e a opção integral na HBM padrão e em produtos de outros clientes. O plano alternativo relatado, com seu próprio processo de classe 2 nm, também mostra que até o cliente que define o padrão precisa de uma saída se a capacidade da TSMC apertar.

Para onde se move a competição real

Quando o base die se aproxima de um componente comum, a diferenciação se move para outro lugar. Primeiro, o rendimento do core die. Quanto mais alta a pilha, mais um único die defeituoso mata uma pilha inteira, então a seleção de dies bons conhecidos e o rendimento de empilhamento decidem o custo.

Segundo, a qualidade térmica e de empilhamento. Mover o controlador para o base die eleva seu calor, e esse calor fica logo abaixo dos core dies, afetando refresh e confiabilidade. A latência e o jitter do base die também consomem diretamente a margem de timing de toda a interface de memória. O fornecedor que fechar o sign-off de forma estável primeiro vence a rampa inicial.

Terceiro, o cronograma. Um design comum reduz o trabalho de validação, mas também cria um novo gargalo: os três fornecedores agora compartilham a mesma capacidade da TSMC. Esse gargalo, paradoxalmente, deixa uma carta de negociação ao fornecedor que mantém sua própria fundição como reserva.

A visão de Chase

Ler isso como uma história de derrota leva a ler errado também o próximo trimestre. Observe três números em vez disso. Quando o NVHBM entrar em produção em 2027, a Samsung registra de fato o volume de core die e empilhamento? O fornecimento integral se mantém na HBM padrão? E o processo interno alternativo chega a uma validação real? Esses três números descrevem a posição da Samsung em memória muito melhor do que o destino de um único processo de base die.

Nota: os números de largura de banda e consumo do NVHBM são metas da NVIDIA, não dados medidos de produção. Os detalhes de padronização de processos são os relatados em 18 de outubro de 2026 e podem diferir das comunicações finais das empresas.

Perguntas frequentes

O que é NVHBM?

O NVHBM é a HBM personalizada da NVIDIA apresentada em agosto de 2026. É baseado em HBM4E e move o controlador de memória da GPU para o base die da HBM. A NVIDIA cita até 30% mais largura de banda e 15% menos consumo HBM do que a HBM4E padrão.

Qual é a diferença entre um base die e um core die?

Um core die é o chip DRAM que armazena dados. Um base die é o chip lógico na base da pilha que conecta a GPU aos core dies e cuida de transferência de sinal, gestão de potência e teste. No NVHBM, ele também abriga o controlador de memória.

É a primeira vez que a Samsung usa a TSMC?

É a primeira vez na etapa de fabricação de HBM. As duas empresas cooperaram antes na compatibilidade de encapsulamento entre GPU e HBM. Desta vez, o próprio base die é fabricado em TSMC 3nm.

Se os três usam DRAM 1c, os produtos são idênticos?

Não. 1c é um rótulo de geração para DRAM de classe 10 nm, não um processo único. Estrutura de célula, timing, rendimento e confiabilidade diferem por fornecedor e devem ser validados separadamente.

A HBM padrão também usa um base die da TSMC?

Depende do produto. A SK hynix já usa TSMC 12nm para seu base die de HBM4, enquanto a Samsung usaria seu próprio 4nm na HBM4 segundo reportagens. O pedido de padronização deste caso se aplica ao NVHBM da NVIDIA.

📩 Perdeu a análise de hoje? Receba a de amanhã no seu e-mail

Daily Silicon às 10:30 KST e os principais pontos de resultados e relatórios, primeiro. Ao assinar, você escolhe a newsletter em coreano, inglês ou japonês; as análises em português saem todos os dias no site.

Assinar grátis →

Grátis · Sem spam · Cancele quando quiser