Samsung aposta na vertical com zHBM e SK hynix cria um novo nível com HBF: a disputa pela memória depois da HBM

A conclusão chegou antes da próxima geração. Na SEDEX 2026, Samsung e SK hynix apresentaram a HBM4E quase ao mesmo tempo, mas o importante estava ao lado dessa memória: a Samsung mostrou a zHBM, HBM empilhada verticalmente sobre a GPU, e a SK hynix defendeu a HBF, um novo nível baseado em flash NAND entre HBM e DRAM. As duas concordam no diagnóstico e divergem na resposta. O gargalo já não é apenas a largura de banda de memória. É a distância que os dados percorrem, a energia que custa movê-los e a latência que surge quando a inferência com contexto longo transborda da HBM.

A Samsung aposta em encurtar fisicamente a distância, integrando memória, foundry e encapsulamento. A SK hynix aposta em criar um nível novo e definir o seu padrão. Uma vantagem de velocidade pode desaparecer em doze meses; uma posição em um padrão organiza o mercado por anos.

O que foi apresentado na SEDEX 2026

A SEDEX 2026, a 28.ª edição da Semiconductor Exhibition, realizou-se de 14 a 16 de outubro de 2026 no COEX, em Seul, com cerca de 300 empresas participantes. Em 15 de outubro, foi noticiado que Samsung e SK hynix haviam apresentado a HBM4E, a sétima geração de HBM, lado a lado. Não é um conceito distante: é a extensão imediata do negócio que hoje concentra a escassez e os pedidos de IA.

A HBM4E da Samsung combina DRAM 1c, de classe 10 nm e sexta geração, com uma base die em processo de foundry de 4 nm. A velocidade por pino é de 14 a 16 Gbps, mais de 20 % acima da HBM4, e a largura de banda máxima chega a 3,6 TB/s, sem romper a arquitetura atual de encapsulamento 2.5D/3D.

A Samsung também exibiu a zHBM, ainda em fase de maquete na SEDEX. A ideia havia sido mostrada pela primeira vez na FMS 2026, em agosto. A zHBM empilha HBM sobre a GPU, em vez de colocá-la ao lado sobre um interposer. Frente às metas atribuídas à HBM5, propõe até 8 vezes mais desempenho por GPU, até 3 vezes mais desempenho por watt e resistência térmica inferior à metade. São metas de projeto, não resultados de um produto em produção, e devem ser lidas assim.

A SK hynix escolheu outro caminho. A HBF, High Bandwidth Flash, não tenta substituir a HBM. Ela insere um novo nível entre HBM e DRAM, usando flash NAND para oferecer largura de banda próxima da metade da de uma HBM da mesma geração e capacidade aproximada de 10 vezes. A padronização com a SanDisk já começou, a primeira especificação foi publicada em agosto de 2026, a especificação final está prevista para janeiro de 2027 com parceiros que incluem o Google e o lançamento do produto mira o fim de 2027.

Tabela comparativa: zHBM frente a HBF

A zHBM busca vencer encurtando milímetros. A HBF busca vencer escrevendo as regras de uma camada que ainda não tem dono.

Por que a distância virou o gargalo

Durante anos, a conversa sobre memória para IA resumiu-se a um número: quantos terabytes por segundo a HBM pode entregar a uma GPU. Esse número continua importante, mas já não explica tudo. Na inferência com contexto longo, o modelo não precisa apenas de pesos. Precisa manter e reutilizar o cache KV, que cresce com o comprimento da sequência e com o número de usuários simultâneos. Quando esse cache não cabe na HBM, transborda para DRAM e depois para SSD. Cada salto aumenta a latência e consome energia movendo dados, não calculando.

Em sua palestra na SEDEX, o CTO da SK hynix, Ahn Hyun, formulou isso de forma direta: a movimentação de dados entre níveis de memória tornou-se o gargalo mais importante. Ele também projetou que a infraestrutura de IA pode multiplicar-se por cerca de 20 vezes até 2030. O custo não estará apenas em comprar aceleradores, mas em alimentá-los.

Aqui aparece a virada que explica a HBF. A inferência é uma carga de leitura intensiva. A flash NAND é fraca em escrita frente à DRAM, mas essa fraqueza pesa menos quando domina a leitura repetida de grandes volumes. Por isso ela volta a ser útil, não como substituta da HBM, mas como camada intermediária.

Do trabalho de signoff e STA, a mudança é familiar: em um chip, importa se os sinais chegam no tempo, com que consumo e com que margem. O muro de memória já não é só pinos e Gbps. É topologia: onde está cada dado e quanta energia custa trazê-lo.

A visão do engenheiro: os problemas reais não são os da manchete

A zHBM promete o que todo projetista quer: menos distância. Mas empilhar memória sobre a GPU cria três problemas imediatos. O primeiro é a rota térmica. Se a HBM fica sobre a GPU, o calor precisa atravessar uma estrutura mais complexa ou encontrar caminhos laterais muito eficientes. Ter como meta reduzir a resistência térmica a menos da metade reconhece que o calor é o preço da proximidade.

O segundo é o rendimento (yield). No encapsulamento avançado, um bom chip pode ser perdido por um empilhamento ruim, e KGD vira economia pura: cada die defeituoso detectado tarde destrói mais valor em um conjunto mais caro. O terceiro é a propriedade da integração: quem é dono da interface entre GPU e memória, e quem assume o encapsulamento? A Samsung pode oferecer o pacote completo, mas o cliente aceita uma dependência maior.

A HBF tem o problema inverso. A flash NAND não é o mistério; são o controlador, a gestão de desgaste, a correção de erros e a pilha de software que permita aos frameworks de IA usar esse nível sem reescrever cada aplicação. Por isso a padronização não é burocracia: é o produto antes do produto. Como ocorre em EDA com PDK e regras de projeto, quem define o quadro define onde o valor é criado.

Padrão frente a integração: a análise de negócio

De um olhar VLSI+MBA, a Samsung compra integração e a SK hynix compra posição em um padrão. Se a zHBM amadurecer, a Samsung não vende só memória: vende DRAM, base die, foundry e encapsulamento como sistema, difícil de copiar peça por peça. Essa lógica já aparece na HBM4E, ponte entre memória e lógica.

A HBF só cria um mercado grande se outros a adotarem, se surgirem controladores e se os hiperescaladores a testarem, com uma especificação final em janeiro de 2027 aberta o bastante para gerar ecossistema e concreta o bastante para preservar a liderança da SK hynix. Se funcionar, a recompensa é duradoura: padrões sobrevivem às lideranças de uma única geração.

Liderar por velocidade é valioso, mas frágil: a HBM4 é superada pela HBM4E, e esta pela próxima iteração. Definir um nível novo muda a lista de compras: antes de discutir preço, o cliente já aceitou que esse nível deve existir. O risco é simétrico: a zHBM pode ficar na maquete e a HBF pode ficar em uma especificação sem adoção.

O que ainda gera dinheiro hoje: HBM4 e HBM4E

O dinheiro de hoje não está na zHBM nem na HBF. Está na HBM4 e na HBM4E. O contexto foi confirmado pela TSMC em seus resultados do terceiro trimestre de 2026, apresentados em 15 de outubro: receita de 1,494 trilhão de NT$ (US$ 46,7 bilhões), lucro líquido de 763,06 bilhões de NT$, alta de 68,7 % na comparação anual, e a mensagem da direção de que a demanda por IA ainda supera a oferta. Na indústria, também foi noticiado que a escassez de memória pode persistir até 2028.

Em um mercado com escassez, 14 a 16 Gbps por pino e 3,6 TB/s são argumentos de qualificação frente a clientes que precisam de suprimento. Ganhar uma qualificação antes pode valer mais do que prometer uma arquitetura para daqui a três anos.

A Samsung também persegue a HBM5, com uma meta noticiada de produção em massa em 2029 e hybrid bonding para 20 camadas ou mais. É um plano comunicado, não um fato fechado, mas revela a sequência: monetizar a HBM4E agora e manter a zHBM como opção. É preciso vigiar ainda a CXMT na DRAM básica: se essa capacidade abundar, o valor se deslocará para HBM qualificada, encapsulamento avançado e níveis diferenciados.

O que vigiar a seguir

Primeiro, a especificação final da HBF em janeiro de 2027: parceiros, interoperabilidade e controladores. Segundo, a qualificação da HBM4E, a ponte entre a feira e a receita. Terceiro, se a zHBM supera a maquete com um protótipo mensurável em calor, sinal e rendimento do empilhamento. Quarto, o ritmo da CXMT na DRAM básica e se a escassez até 2028 encurta ou se estende.

Em outubro de 2026, a Samsung sobe na vertical para que os dados percorram menos caminho; a SK hynix move-se na horizontal para que exista um novo caminho que outros devam usar. A próxima camada será decidida em encapsulamentos, controladores e especificações, não apenas em laboratórios de DRAM.

Perguntas frequentes

O que é a zHBM da Samsung?

A zHBM empilha HBM verticalmente sobre a GPU. Foi mostrada pela primeira vez na FMS 2026, em agosto, e na SEDEX 2026 estava em fase de maquete. Suas metas frente à HBM5 chegam a 8x desempenho por GPU, 3x desempenho por watt e resistência térmica inferior à metade.

O que é a HBF da SK hynix?

A HBF, High Bandwidth Flash, é um novo nível entre HBM e DRAM baseado em flash NAND. Mira largura de banda próxima da metade da HBM da mesma geração e capacidade aproximada de 10x. A especificação final está prevista para janeiro de 2027 e o produto para o fim de 2027.

Por que a movimentação de dados importa tanto?

Porque na inferência com contexto longo o cache KV pode transbordar da HBM para DRAM e SSD, e cada movimentação extra adiciona latência e consumo. O CTO da SK hynix, Ahn Hyun, afirmou na SEDEX que a movimentação de dados entre níveis tornou-se o gargalo mais importante.

O que gera receita agora, zHBM ou HBF?

Nenhuma das duas ainda. Em outubro de 2026, o negócio imediato continua em HBM4 e HBM4E. A Samsung anunciou para a HBM4E 14-16 Gbps por pino e até 3,6 TB/s. A zHBM é uma aposta de integração futura e a HBF mira produto no fim de 2027.

Disclosure: Este artigo tem fins informativos e baseia-se em dados apresentados na SEDEX 2026 (14-16 de outubro de 2026), na primeira especificação da HBF de agosto de 2026 e nos resultados da TSMC do terceiro trimestre de 2026 comunicados em 15 de outubro de 2026. Os números da zHBM e da HBF são metas ou planos comunicados, não resultados garantidos de produtos em produção. O autor trabalha em EDA e signoff; este conteúdo não é aconselhamento de investimento.