VLSI KoreaDaily Silicon: 반도체 설계·AI 반도체: CoWoS와 $3 billion R&D
현직 반도체 엔지니어가 오늘 읽은 글로벌 반도체 뉴스 요약 - 반도체 설계·AI 반도체: CoWoS와 $3 billion R&D
🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:
CoWoS와 EMIB의 선택은 package size보다 interconnect 검증과 customer qualification의 대기 시간을 바꾼다. Lam은 향후 5년간 $3 billion 이상을 R&D lab network에 투자하고 실험 capacity를 50% 이상 늘릴 계획이다.
Chase's Take - 나는 backend 관점에서 CoWoS와 EMIB의 우열보다 engineering change가 customer qualification에 들어가기 전 몇 개의 wafer split과 measurement turn을 거치는지 먼저 본다. Lab throughput을 늘려도 metrology와 reliability queue가 그대로면 tapeout 이후 ramp 시간은 줄지 않는다.
다음 확인점은 Lam의 50% capacity 확장이 customer-site validation lead time으로 실제 전환되는지다.
1. Advanced Packaging Market Trends: CoWoS·EMIB
TL;DR - TrendForce는 CoWoS·CoPoS, Intel EMIB, glass substrate를 하나의 advanced packaging 공급망 과제로 묶었다.
- TSMC CoWoS·CoPoS와 Intel EMIB는 interposer 구조와 reticle 확장 경로가 달라, package 설계의 비교 기준을 die 면적에서 interconnect 검증으로 옮긴다.
- backend 팀은 substrate, bridge, micro-bump와 test escape를 같은 signoff 표에서 확인해야 package integration의 재작업을 줄일 수 있다.
출처: TrendForce - Advanced Packaging Market Trends: CoWoS·EMIB
2. Lam Global Lab Network: $3 billion R&D
TL;DR - Lam은 향후 5년간 $3 billion 이상을 R&D lab network에 투자하고 실험 capacity를 50% 이상 늘릴 계획이다.
- 글로벌 network는 one million experiments 이상을 지원하며, 고객 인접 technology center는 customer qualification과 validation을 병렬화하는 역할을 맡는다.
- Lam은 일부 process development timeline이 기존 대비 최대 2.5배 빨랐다고 밝혔으며, 핵심은 tool count가 아니라 metrology와 reliability queue를 줄이는 데 있다.
출처: Lam Research - Lam Global Lab Network: $3 billion R&D
3. Silvaco·Dassault: First-Time-Right Semiconductor Manufacturing
TL;DR - Silvaco와 Dassault Systèmes는 first-time-right semiconductor manufacturing을 위한 connected digital twin workflow 협력을 발표했다.
- 공동 workflow는 process development, yield ramp, manufacturing decision을 costly fab resources를 쓰기 전에 검토하는 데 초점을 둔다.
- Manufacturing engineer는 TCAD·EDA 결과와 fab data의 모델 경계, calibration ownership, release gate를 명시하지 않으면 digital twin이 새 dashboard에 그친다.
출처: Silvaco - Silvaco·Dassault: First-Time-Right Semiconductor Manufacturing
4. SRC Newsroom: SPARC 출범
TL;DR - SRC는 SPARC를 출범시켜 semiconductor innovation, packaging, manufacturing의 산업 주도 대학 연구를 묶었다.
- SPARC는 packaging과 manufacturing을 초기 연구 agenda에 함께 올려, device와 process를 분리한 handoff의 한계를 겨냥한다.
- 연구 결과가 product PDK로 이어지려면 thermal, power integrity, reliability 데이터와 qualification 기준을 초기에 같은 loop로 닫아야 한다.
출처: SRC - SRC Newsroom: SPARC 출범
5. SIA Michael Robbins President CEO
TL;DR - Semiconductor Industry Association은 Michael Robbins를 새 president and CEO로 지명했으며, 그는 10월 1일 취임한다.
- Robbins는 Association for Uncrewed Vehicle Systems International의 president and CEO에서 SIA로 이동해 John Neuffer의 뒤를 잇는다.
- 정책 문구는 WSTS 수치와 별도로 읽어야 한다. supply-chain 투자 판단에는 advocacy의 방향보다 규정 시행일과 실제 license rule이 먼저다.
출처: Semiconductor Industry Association - SIA Michael Robbins President CEO
앞으로 지켜볼 것
- Lam R&D lab network의 multi-site expansion 일정
50% 이상 experiment capacity 증가가 customer qualification lead time 단축으로 전환되는지 확인. - CoWoS·EMIB의 reticle 확장과 interconnect yield 공개
package size 확대가 substrate, bridge, test coverage 제약을 어떻게 바꾸는지 판단. - Silvaco·Dassault digital twin workflow의 calibration 범위
모델과 fab data의 traceability가 yield ramp에 실제 연결되는지 확인. - SRC SPARC의 첫 solicitation과 industry sponsor 범위
패키징 연구가 PDK·reliability handoff까지 연결되는지 확인.
Signal Radar - 놓치지 말아야 할 소식
VLSI Korea에서 이어 읽을 글
- VLSI Korea 캘린더 (2026-08-17) - 채용·산업행사·반도체 교육 정리
오늘 브리프의 배경을 더 깊게 읽을 수 있는 글입니다. - 반도체 영업팀은 무엇을 하나: EDA·장비·IDM·팹리스 실무
오늘 브리프의 배경을 더 깊게 읽을 수 있는 글입니다.
자주 묻는 질문
램 리서치는 R&D 랩 네트워크에 얼마를 투자하나요?
향후 5년간 30억달러 이상을 투자하고 실험 생산능력을 50% 이상 늘릴 계획입니다. 글로벌 네트워크는 100만건 이상의 실험을 지원합니다.
CoWoS와 EMIB를 비교할 때 설계팀이 봐야 할 기준은 무엇인가요?
다이 면적보다 인터커넥트 검증입니다. 두 패키징은 인터포저 구조와 레티클 확장 경로가 달라, 기판·브리지·마이크로범프와 테스트 누락을 같은 사인오프 표에서 확인해야 합니다.
실바코와 다쏘시스템 협력의 목적은 무엇인가요?
반도체 제조의 첫 시도 성공을 위한 연결형 디지털 트윈 워크플로를 만드는 것입니다. 공정 개발, 수율 상승, 제조 결정을 실제 팹 자원을 쓰기 전에 검토하는 데 초점을 둡니다.
SIA의 새 회장 취임 시점은 언제인가요?
마이클 로빈스가 새 회장 겸 CEO로 지명됐고 10월 1일 취임합니다. 전임 존 뉴퍼의 뒤를 잇습니다.
