본문으로 건너뛰기Skip to content 1:1 문의 — [email protected]로 이메일 작성 Contact us — email [email protected]

팀 가이드: Lithography (EUV) — ASML 장비와 OPC, 가장 hot한 photo 직군

EUV Lithography 팀은 7nm 이하 첨단 공정에서 ASML 장비를 굴려 wafer에 회로 패턴을 새기는 photo 공정의 핵심이다. mask 합성(OPC)부터 NXE/EXE 장비 sign-off, in-line CD/overlay 관리까지 책임 범위가 넓다. 삼성·하이닉스가 EUV 인력을 적극 채용 중이며, ASML Korea·TSMC·Intel 등 글로벌 옵션도 한국에서 가장 넓게 열려 있는 직군이다.

팀 가이드: Lithography (EUV) — ASML 장비와 OPC, 가장 hot한 photo 직군
Photo by Toon Lambrechts on Unsplash

VLSI Korea 팀 가이드: 반도체 회사의 각 팀이 실제로 무슨 일을 하는지, 현직자 시점으로 정리합니다. 취준생과 5년차 이내 주니어를 위한 시리즈.

핵심 답변: EUV Lithography 팀은 7nm 이하 첨단 공정에서 ASML 장비를 굴려 wafer에 회로 패턴을 새기는 photo 공정의 핵심이다. mask 합성(OPC)부터 NXE/EXE 장비 sign-off, in-line CD/overlay 관리까지 책임 범위가 넓다. 삼성·하이닉스가 EUV 인력을 적극 채용 중이며, ASML Korea·TSMC·Intel 등 글로벌 옵션도 한국에서 가장 넓게 열려 있는 직군이다.

1. 한 줄로 말하면

웨이퍼 패터닝과 리소그래피 흐름을 보여주는 기술 비주얼
AI 생성 기술 비주얼, VLSI Korea

EUV Lithography 팀은 7nm 이하 첨단 공정에서 ASML EUV 장비를 운영하면서 wafer 위에 회로 패턴을 직접 새기는 photo 공정의 한가운데에 있다. 칩이 만들어지는 흐름의 가장 앞단이라고 보면 되고, 한 번 노광이 어긋나면 수억 원짜리 wafer 한 장이 그대로 사라지기 때문에 fab 안에서 가장 신경이 곤두서 있는 모듈 중 하나다. mask 합성(OPC)부터 NXE/EXE 장비 sign-off, in-line CD/overlay 관리까지 책임 범위가 넓다.

2. 회사 안에서의 자리

한국에서 EUV를 실제 양산에 굴리는 회사는 사실상 삼성전자 파운드리·메모리와 SK하이닉스 둘 뿐이다. 두 회사 모두 제조본부 산하의 Photo 기술팀(또는 Litho 기술팀)에 EUV 모듈이 따로 잡혀 있고, 그 안에서 다시 OPC 그룹, 장비 그룹, mask 그룹, metrology 그룹으로 나뉜다. 옆자리에는 PIE(Process Integration Engineer), DFM(Design for Manufacturing) 엔지니어, EUV 펠리클·mask blank 담당자가 앉아 있고, 매일 ASML CSE(Customer Support Engineer), KLA·Hitachi metrology 엔지니어와 라인에서 부딪힌다. 보고 라인은 보통 모듈장 → 공정기술 그룹장 → 제조기술 임원으로 올라간다.

외국계 옵션도 있다. ASML Korea(화성·평택 상주)는 fab 안에 상주하는 CSE/Apps 엔지니어를 두고 있어서, 같은 EUV 장비를 다루지만 입장이 정반대다. 고객(삼성·하이닉스)이 장비를 못 돌리면 새벽에 불려 나간다. TSMC·Intel을 지원하는 ASML 본사(Veldhoven), 펠리클·mask blank를 만드는 Mitsui Chemicals·AGC·Hoya 같은 일본 소부장 회사도 EUV 인력을 채용한다. 칩 회사 안에서 일하는 photo 엔지니어와 장비/소재 회사에서 일하는 엔지니어는 같은 EUV를 보지만 KPI와 일상이 다르다는 점은 진로를 결정할 때 꼭 알아둬야 한다.

3. 진짜 하루/일주일

오전 8시 30분, fab은 이미 24시간 돌아가고 있고 photo 모듈도 마찬가지다. 데이 시프트로 출근하면 가장 먼저 보는 게 전날 야간조가 남긴 EUV 장비 alarm log와 CD-SEM, overlay metrology 데이터다. 어젯밤 NXE:3800E 한 대가 source power가 250W 아래로 떨어졌다거나, 특정 layer의 LCDU(Local CD Uniformity)가 spec out 직전이었다거나 하는 이슈가 늘 한두 개는 있다. 9시 모듈 stand-up에서는 module engineer들이 lot 진행 상황, scrap 위험, 다음 PM 일정 등을 빠르게 공유한다.

오전엔 보통 OPC/RET 회의나 mask tape-out 회의가 잡힌다. 새 디바이스의 critical layer에 대해 설계팀이 보낸 GDS를 받고, OPC recipe(보통 Mentor Calibre, ASML Tachyon 또는 Synopsys Proteus 기반)를 돌려서 print 결과를 시뮬레이션한다. EUV는 stochastic defect 때문에 random pattern failure가 무조건 나오는 공정이라, “이 hot spot은 실제 wafer에서 몇 ppb 확률로 fail할 것 같다”는 추정을 가지고 설계팀과 협상한다. mask 한 세트가 수십억 원 단위라 한 번 만들면 무르기 어렵다.

점심 후 오후엔 fab으로 들어간다(클린룸 가운, 머리망, 마스크, 부츠 풀세트). EUV scanner cell 안에서 ASML 엔지니어와 함께 dose, focus, mask vibration 같은 파라미터를 만지기도 하고, scrap이 나면 wafer cross-section을 물리분석팀과 같이 들여다본다. 사이사이엔 SPC chart에서 alarm이 뜬 layer의 root cause를 찾고, control plan 업데이트, lot 재작업 여부 판단 같은 결정을 위로 올린다.

일주일을 보면, 월요일은 주간 yield review와 PM 일정 조율, 화·수·목은 OPC tape-out과 신규 device qualification, 금요일은 다음 주 PM, 분기별 source upgrade, 펠리클 교체 일정이 들어찬다. tape-out이 임박한 분기에는 야근과 주말 출근이 잦아지고, 신공정 ramp-up 시기(예: 2nm GAA 또는 1c D램 양산 직전)에는 한두 달간 거의 fab에 살다시피 하기도 한다. 반대로 양산이 안정된 layer만 보고 있으면 평범한 9 to 6에 가까운 주도 가능하다. 어떤 모듈을 맡느냐에 따라 같은 팀 안에서도 강도가 꽤 다르다.

4. 핵심 기술 스택

  • 언어/포맷: Python, Tcl/Tk, Perl, MATLAB, GDSII/OASIS, SQL. 데이터 분석은 Python·pandas, 장비 자동화 스크립트는 Tcl·Perl이 여전히 주력이다.
  • EDA/OPC 툴: Mentor(Siemens) Calibre nmOPC·Calibre eqDRC, ASML Tachyon FEM/SMO, Synopsys Proteus, KLA PROLITH, Hyperlith. 회사마다 메인 툴이 다르지만 Calibre는 거의 공용어다.
  • 장비/계측: ASML NXE:3400/3600/3800, EXE:5000(High-NA), KLA·Hitachi CD-SEM, KLA overlay tool, AIMS EUV(mask inspection). 장비 spec, light source, projection optics, EUV resist 화학 기본은 모두 알아야 한다.
  • 방법론: SMO(Source-Mask Optimization), ILT(Inverse Lithography), curvilinear mask, MEEF/EPE 분석, stochastic defect modeling, multi-patterning 비교, dose-focus matrix, FEM. SPC와 DOE 같은 공정 통계 기본기도 필수다.
  • 인접 도메인 지식: 광학 기초(Maxwell, Fresnel), 광화학(EUV resist의 acid generation), 박막 증착(BARC, hard mask), etch bias, CMP 영향. 디바이스 단의 transistor 구조(FinFET, GAA)와 패턴 sensitivity도 점점 중요해지고 있다.

Python은 사실상 공용어라 못하면 매우 불편하다. 광학·화학 baseline이 약해도 들어갈 수는 있지만, 5년차 이후 OPC architect나 장비 모듈 책임자로 가려면 결국 Maxwell 방정식과 EUV resist 메커니즘을 다시 공부해야 한다. EDA 툴은 회사가 라이선스를 줘서 쓰는 거라 외부에서 미리 익힐 길이 거의 없다는 점도 이 직군의 특징이다.

5. 1년차 → 3년차 → 5년차 성장 곡선

1년차는 사실상 fab에 적응하는 해다. 클린룸 가운 입는 법, FOUP·reticle handling, 사고 보고 절차, 기본 SPC chart 읽기, 한 layer의 in-line monitoring 데이터 정리 같은 걸 사수 옆에서 배운다. OPC tape-out 미팅에 들어가 의사결정을 따라가긴 하지만, 본인이 결정하는 건 거의 없다. ASML 장비 매뉴얼만 해도 수만 페이지라 1년 내내 읽어도 다 못 본다.

3년차가 되면 보통 한두 개 layer의 owner가 되어 있다. 어떤 device의 metal 1 또는 contact layer를 본인이 끝까지 책임지고, 새 device에서 그 layer가 print 안 되면 본인이 hot spot을 찾고 OPC recipe를 수정해서 mask re-tape-out을 결정해야 한다. 이때부터 설계팀과 직접 부딪히기 시작하고, 회의에서 “이 패턴은 EUV로 못 박는다”고 말할 수 있어야 한다. 동시에 후배 1~2명을 사수로 가르치는 입장이 된다.

5년차면 critical layer 두세 개에 대해 OPC/RET 전략을 수립하거나, EUV 장비 한 대 또는 cluster를 module engineer로 책임진다. 양산 yield에 직접 영향을 주는 결정을 본인 사인으로 내릴 수 있어야 시니어 트랙이 보인다. 이 시점에 진로가 크게 셋으로 갈린다. (1) 같은 회사에서 차장·부장으로 올라가는 길, (2) ASML/Mentor/Synopsys/KLA 같은 EDA·장비사로 옮겨 더 높은 연봉과 글로벌 노출을 얻는 길, (3) TSMC·Intel·Micron 같은 해외 fab으로 이직하는 길. 5년차 안에 본인이 어떤 종류의 deliverable에 강한지(OPC·소프트웨어 / 장비 hardware / process integration)를 확실히 못 정하면 시니어로 갈수록 애매해진다는 평이 많다.

6. 한국 시장에서의 평가 (이직 시장 가치)

EUV는 현재 가장 hot한 photo 직군이고, 한국에서 EUV를 실제로 양산에 쓰는 곳은 삼성전자 파운드리·메모리(평택 P3·P4, 화성)와 SK하이닉스 D램(이천 M16, 청주 M15X)뿐이다. 두 회사 모두 EUV 인력을 적극적으로 뽑고 있고, 특히 1c·1d D램과 2nm GAA 양산을 앞둔 시점이라 OPC와 EUV 장비 모듈 양쪽 다 사람이 부족하다.

장비/소재 쪽에서는 ASML Korea가 가장 큰 옵션이다. 신입보다는 fab에서 3~5년 경력을 쌓은 사람을 CSE/Apps 엔지니어로 데려가는 패턴이 많고, 연봉이 국내 대기업 동일 연차보다 한 단계 위라 인기가 높다. KLA Korea, Hitachi High-Tech Korea, Lasertec(mask inspection)도 EUV 관련 포지션을 운영한다. 국내 mask shop은 사실상 toppan photomask 한국 법인 정도라 mask 전문가 자리는 매우 좁다. 팹리스(텔레칩스, 리벨리온, 퓨리오사AI)는 EUV 공정 자체를 직접 운영하지 않으므로 이 팀이 곧장 갈 만한 자리는 없다.

글로벌 옵션은 EUV 경력의 가장 큰 자산이다. TSMC(대만 신죽), Intel(미국 오리건/애리조나), Micron(보이시), GlobalFoundries 모두 한국 EUV 경력자를 직접 헤드헌팅한다. 영어가 되고 가족 이주를 받아들일 수 있으면 5년차 기준 base 기준 50~80% 인상 오퍼가 흔하다. 다만 EUV 자체가 ASML이라는 단일 장비사에 묶여 있어, 너무 OPC 한 분야만 깊이 파면 회사 옮길 때 옵션이 의외로 좁아진다는 점은 유의해야 한다.

7. 연봉 가이드 (2026년 기준 한국)

아래 숫자는 2025~2026년 잡플래닛, 링크드인 공개 정보, 현직자 인터뷰를 종합한 추정치다. 회사·고과·성과급 변동이 크기 때문에 약 ±15% 정도 폭으로 이해하면 된다. 모두 base + 일반적 성과급(PS·PI·OPI)을 합한 연봉 총액 기준이며, RSU·스톡옵션은 별도로 표기한다.

  • 신입 (학사, 삼성·하이닉스): 약 ₩5,800만 ~ ₩6,800만
  • 신입 (석사, 삼성·하이닉스): 약 ₩6,800만 ~ ₩8,200만
  • 3-5년차 (대기업 EUV 모듈): 약 ₩9,500만 ~ ₩1억 3,000만
  • 시니어 8년+ (책임/수석급): 약 ₩1억 4,000만 ~ ₩2억 (장기 인센티브 별도)
  • ASML Korea CSE 5년차 추정: 약 ₩1억 3,000만 ~ ₩1억 7,000만 (RSU 별도)
  • 해외 이직 (TSMC 대만 5년차 추정): 약 NT$ 280만~360만 ≈ ₩1억 2,000만 ~ ₩1억 6,000만
  • 해외 이직 (Intel/Micron US 5년차 추정): 약 USD 13만~17만 ≈ ₩1억 8,000만 ~ ₩2억 4,000만 (RSU 별도)

주의할 점은 EUV 직군의 PS/PI 변동성이다. 파운드리는 호황·불황에 따라 성과급 비중이 크게 흔들리고, 메모리는 D램 cycle을 따라간다. 한 해 PS가 연봉의 50%인 해도 있고 0%에 가까운 해도 있어, 평균치만 보고 입사하면 실망할 수 있다. ASML Korea와 해외 fab은 base가 두텁고 변동폭이 작은 대신 RSU 가치가 회사 주가에 좌우된다.

8. 진입 장벽 / 이 팀에 가려면

전공은 전자공학·전기공학·물리학·화학공학·재료공학이 가장 흔하다. 특히 OPC/RET 쪽은 물리학·전자공학이 강하고, 장비·소재 쪽은 기계·재료·화학이 환영받는다. 학부만으로 들어갈 수 있지만, 삼성·하이닉스 EUV 모듈은 석사를 선호하는 분위기가 분명하다. 박사는 OPC architect, EUV resist 연구, 장비 R&D 같은 좁고 깊은 자리에 적합하고, 양산 모듈에서는 박사가 오히려 부담스러울 수 있다.

도움 되는 수업은 반도체 공정/소자, 광학/광파공학, 양자역학 1, 통계 공정관리(SPC), 기초 EM(전자기학), 박막공학이다. 현실적으로 한국 학부 커리큘럼은 EUV에 직접 닿는 강의가 거의 없기 때문에, KAIST·서울대·포스텍·성균관대의 반도체공학과 또는 한양대·고려대·연세대 전자과의 photo 관련 lab 인턴이 가장 유의미하다. 미국 학교(스탠포드, 버클리, MIT, Cornell)는 ASML이 후원하는 EUV 관련 lab이 있어, 박사 기준으로는 글로벌 fab 직행 루트가 더 넓다.

인턴십은 한국에서 매우 중요하다. 삼성·하이닉스의 학·석사 인턴, ASML Korea·Synopsys Korea·Cadence Korea의 인턴은 EUV 노출 측면에서 점수가 크다. SPIE Advanced Lithography 학회 발표 경험, OpenROAD나 KLayout 기반 GDS 처리 오픈소스 기여는 OPC 직군에 지원할 때 작지만 분명한 가산점이 된다. 영어는 ASML·해외 fab 옵션을 열어두려면 OPIc IH 또는 IELTS 7.0 이상은 만들어두는 게 좋다.

9. 추천 학습 경로

  • 책: Chris A. Mack, Fundamental Principles of Optical Lithography (Wiley, 2007) — photo 엔지니어 책상 위에 가장 흔하게 보이는 한 권. Vivek Bakshi, EUV Lithography (SPIE Press, 2nd ed.) — EUV에 특화된 거의 유일한 종합서. Harry J. Levinson, Principles of Lithography (SPIE Press, 4th ed.) — 입문~중급 균형이 좋다.
  • 강의/MOOC: edX MITx 6.002·6.012 시리즈로 반도체 기초, ASML 공식 유튜브의 EUV 시스템 영상, IMEC Academy의 lithography tutorial. 한국어로는 KAIST OCW 반도체공학·반도체소자공학 강의가 무료로 공개되어 있다.
  • 핵심 논문/표준 문서: SPIE Advanced Lithography & Patterning(매년 2월) proceedings — 그 해 EUV 동향이 다 들어 있다. ASML 분기 실적 발표 자료(IR 사이트)는 EUV/High-NA 로드맵을 가장 공식적으로 보여준다. 표준 쪽은 SEMI P39, P48 photomask 표준을 한 번씩 훑어두면 좋다.
  • 오픈소스 프로젝트: KLayout과 gdstk(Python GDS 라이브러리)로 본인 mask 패턴을 그리고 처리해보는 것. OpenROAD·OpenLane은 layout 흐름 전체를 익히기 좋고, Skywater 130nm PDK로 직접 tape-out까지 시도해보면 OPC 직전까지 흐름을 본인 손으로 이해하게 된다. EUV급은 아니지만 이력서 어필에는 충분하다.
  • 커뮤니티: SPIE Advanced Lithography 학회, 한국반도체학술대회(KCS), VLSI Korea 디스코드/슬랙, EUVL Symposium(매년 가을 일본·미국 교차). 링크드인에서 ASML·Mentor·삼성 photo 엔지니어를 팔로우하면 채용 시그널을 가장 빨리 본다.

10. 한 줄 코멘트

EUV는 현재 가장 비싸고 가장 hot한 photo 직군이고, 한국에서 시작해도 글로벌 옵션이 매우 넓다. 다만 ASML 단일 장비사에 산업 전체가 묶여 있어 너무 좁게 OPC 한 트랙만 파면 5년차 이후 운신 폭이 의외로 좁아질 수 있으니, 장비·소재·소프트웨어 중 최소 두 영역에 손을 걸쳐두는 게 길게 보면 안전하다.

다른 팀 가이드도 시리즈로 발행 중입니다. 전체 시리즈 보기 · 매일 글로벌 반도체 브리프는 vlsi.kr.

댓글

VLSI KOREA BRIEFING

반도체를 읽는 안목, 메일함으로.

엔지니어의 시각과 산업의 흐름을 함께. 무료로 구독하세요.

이미 구독 중인가요? 로그인