팀 가이드: Process Integration — 한 노드를 한 spec으로 엮는 사람들

VLSI Korea 팀 가이드: 반도체 회사의 각 팀이 실제로 무슨 일을 하는지, 현직자 시점으로 정리합니다. 취준생과 5년차 이내 주니어를 위한 시리즈.

핵심 답변: Process Integration은 수십 개 단위 공정 모듈을 한 노드 spec으로 묶어 yield와 device 특성을 책임지는 foundry의 지휘자 역할이다. 한국에서는 삼성·하이닉스·DB하이텍 R&D가 주 무대이고, 5년차 이후 자리가 좁아 외국 foundry로 점프하는 게 현실적인 경로다. 일상·툴·연봉·진입 경로를 정리한 가이드.

1. 한 줄로 말하면

Process Integration(PI)은 한 테크놀로지 노드를 "쓸 수 있는 공정"으로 묶어내는 팀이다. 수십 개의 단위 공정 모듈(litho, etch, CMP, diffusion, implant, thin film, anneal)과 수백 개의 step을 한 spec으로 엮어, 최종적으로 yield와 device 특성에 책임을 진다. 칩이 만들어지는 흐름에서 PI는 fab 내부의 "지휘자" 위치이며, 노드 한 개를 어깨에 짊어진다는 점에서 R&D 조직 안에서도 부담과 권한이 가장 큰 자리 중 하나다.

2. 회사 안에서의 자리

대부분 R&D 본부 또는 Manufacturing Technology 본부 산하다. 한국에서는 삼성전자 메모리 사업부 R&D, 삼성 파운드리 R&D(화성/기흥), SK하이닉스 R&D(이천/청주), DB하이텍, 키파운드리, 매그나칩 등이 PI 조직을 운영한다. 옆자리에는 module engineer(litho, etch, diffusion, implant, thin film, CMP, anneal) 팀, device 팀, yield enhancement 팀, FA(failure analysis) lab, customer engineering 팀이 붙어 있다. 일반적으로 master/principal급 시니어가 한 노드 전체를 owns 하고, 그 아래 PI engineer들이 "FEOL active", "FEOL gate", "BEOL M1-M5", "BEOL upper metal" 같은 sub-module 단위로 ownership을 나눠 가진다.

외국 회사 비교: TSMC는 PIE(Process Integration Engineer)라는 직함으로 대만 신죽 본사와 미국 Phoenix Fab21에 큰 조직을 두고 있고, Intel은 TD(Technology Development) 조직에 PI 기능을 통합해 운영한다. GlobalFoundries(Singapore/NY), UMC, Micron(대만/일본)도 비슷하다. 한국 회사와의 차이를 거칠게 정리하면 (1) 메모리 vs 로직 비중 — 한국은 메모리 PI 조직이 훨씬 두껍고, 대만은 로직 파운드리 PI가 압도적이다. (2) 고객 노출 — TSMC PIE는 customer-facing 비중이 매우 크고, 한국 메모리 PI는 내부 device/제품 팀과 더 자주 부딪힌다. (3) 노드 cycle — 외국계가 신노드 ramp 압박이 더 뚜렷하고 연차별 transfer가 잦다.

3. 진짜 하루/일주일

9시 출근. 자리에 앉자마자 어제 야간조에서 빠진 WAT(Wafer Acceptance Test) 데이터, inline metrology, e-test 결과가 SPC(Statistical Process Control) 시스템에 떠 있다. JMP 또는 사내 대시보드로 들어가 어제의 baseline lot이 spec 안에 들어왔는지 본다. 빨간 점이 하나라도 있으면 해당 module engineer 채팅창에 "이 step out-of-control 같은데 확인 부탁" 메시지가 이미 와 있거나, 내가 보내야 한다. PI의 하루는 데이터 보기로 시작해서 데이터 설명으로 끝난다.

10시: 모듈 회의. 이번 주는 litho 팀과 critical layer overlay 마진 점검. 모듈 엔지니어는 "우리 step은 spec 안에 있다"고 주장하지만, PI는 그 spec이 device 단계에서 어떤 의미인지를 들고 회의에 들어간다. 11시: device characterization 회의. NMOS Vt 분포가 이번 split에서 살짝 shifted된 이유를 찾는다. 보통 implant tilt이거나 RTP anneal의 thermal budget 변동이다. 점심은 회의실에서 김밥, 또는 사내 식당에서 사수와 같은 테이블.

오후 1시: 진행 중인 split lot 데이터 review. PI는 split lot의 설계자다. "B5 step의 etch time을 +5% / -5% / nominal로 split하고, C2 step의 anneal temperature를 +10도 / nominal로 split해서 4-way DOE로 5장씩 흘리자"는 결정을 PI가 내린다. Module engineer는 자기 step만 보지만 PI는 그 split이 cross-module로 어떻게 전파되는지를 책임진다. 오후 3시: customer engineering(외국계는 yield enhancement) 팀과 회의. 고객 칩에서 특정 fail 패턴이 발견됐고, FA가 contact area에서 abnormal void를 발견했다는 데이터가 올라온다. PI가 fail bin과 layout을 보고 "이건 contact module과 BEOL via M1 align 문제로 의심된다, 두 모듈 같이 보자"고 진단을 시작한다.

오후 5시: 보고서. 이번 주 yield trend, baseline lot의 spec 통과 여부, 다음 qualification에서 막힌 항목. 슬라이드 작성 시간이 항상 예상보다 길다. 솔직히 말하면 PowerPoint 양식과 사내 doc 작성이 PI 인생의 30%다. 데이터를 만든 사람과 데이터를 설명하는 사람이 같지 않으면 한 노드는 굴러가지 않기 때문에, PI는 어쩔 수 없이 "잘 정리하는 사람"이어야 한다.

마일스톤별 사이클은 꽤 다르다. 신노드 R&D 초기(alpha) 단계에는 ownership이 module-heavy하고 PI는 spec 협상 위주라 비교적 정상 시간. Pathfinding/learning cycle에 들어가면 매주 새 lot이 빠지고 야근이 잦아진다. Yield ramp 구간에서는 0.1%p를 끌어올리려고 매주 split이 돌고, 새벽에 lab/fab을 들락날락하는 일이 흔하다. Risk production과 customer qualification 시점에는 고객 압박이 본격화되고 회의·슬라이드가 폭증한다. HVM(고볼륨 양산) 안정기에 들어가면 트래킹과 excursion 대응이 메인이고 비교적 정시 퇴근이 가능하다. 그 즈음이면 보통 PI는 다음 노드 R&D로 옮겨간다 — "잠시 쉬는 노드"는 사실상 없다.

4. 핵심 기술 스택

• 언어/포맷: Python(데이터 분석/자동화), JMP scripting(JSL), SQL(사내 fab DB), 일부 회사에서는 Tcl/Perl과 SAS도 여전히 사용한다.
• EDA/공정 시뮬레이션: Sentaurus TCAD(Synopsys), Athena/Atlas(Silvaco), 사내 in-house simulation framework. Layout 검토용으로 Calibre, IC Validator를 가볍게 보는 정도.
• 데이터/통계 툴: JMP가 사실상 표준이고 Spotfire, Python/Pandas, 사내 MES/SPC/FDC 시스템이 매일의 무기. SPC alert과 dashboard 운영도 PI 책임 범위에 들어가는 회사가 많다.
• 방법론: DOE(Design of Experiments), SPC, Cpk/Cp, Gauge R&R, Yield modeling(Murphy/Poisson), Defect Pareto, FA 협업, qualification reliability(BTI/HCI/EM/TDDB) 데이터 해석.
• 인접 도메인 지식: Device physics(short channel effect, DIBL, GIDL, RDF), 박막/소재(high-k, metal gate, low-k dielectric, Cu/Co interconnect, EUV resist 거동), 패키지(TSV, hybrid bonding 일부), SPICE compact modeling 인터페이스.

각 항목은 모듈 회의에서 모듈 엔지니어가 던지는 변명을 "그건 그 step 문제라기보다 다음 step의 thermal budget 때문"이라고 받아칠 수 있을 정도의 깊이가 필요하다. PI는 본질적으로 generalist다. 단위 모듈 깊이로는 module engineer를 이길 수 없다. 대신 cross-module 영향과 device-level 결과를 항상 같이 보는 시야가 PI의 무기이고, 이걸 못 키우면 5년차 이상에서 정체된다.

5. 1년차 → 3년차 → 5년차 성장 곡선

1년차는 한 단위 step 또는 한 device parameter(예: NMOS Idsat, contact resistance)의 트래킹부터 시작한다. WAT 데이터 보는 법, JMP control chart 만드는 법, fab의 lot 흐름과 holds 시스템을 익힌다. 모듈 회의에서는 거의 발언하지 못하고, 사수의 슬라이드에 "version 2 by 막내"로 이름이 붙는 게 첫 deliverable인 경우가 많다. 솔직히 1년차에 "내가 노드를 짊어진다"는 감각은 없다. 그래도 좋다 — 1년차가 큰 결정을 하는 게 더 위험하다.

3년차쯤 되면 한 sub-module 또는 한 layer 구역의 owner가 된다. 예를 들어 "contact module integration owner"라는 명함이 붙고, split lot을 본인 손으로 설계한다. 모듈 엔지니어와 동등하게 토론하고, customer engineering 팀과 직접 통화하기 시작한다. 첫 진짜 owned deliverable은 보통 "이 노드의 contact CD spec을 X nm로 정한 보고서" 또는 "이번 yield 0.5%p 손실의 root cause를 BEOL via chain으로 좁힌 분석" 같은 형태로 나온다. 야근 패턴도 이때 본격화된다.

5년차는 한 layer group(예: M1-M5 BEOL, FEOL active+gate)의 실질적 owner. 신규 노드 spec 정의에 본인 의견이 반영되고, 후배 1-2명을 멘토링한다. 시니어 탈출구는 솔직히 좁다. (a) 같은 회사 master/principal 트랙으로 가는 길은 자리가 한정적이고, (b) device 팀이나 design enablement(PDK/SPICE) 팀으로 lateral move, (c) TSMC/Intel 등 외국계 foundry로 이직, (d) 팹리스의 process customer engineer/foundry interface 자리로 점프. 한국 IDM에 그대로 머물면 8-10년차에 책임/수석 직급은 받지만 그 이후가 좁아진다는 것이 현장의 공통된 소회다.

6. 한국 시장에서의 평가 (이직 시장 가치)

한국에서 PI 자리를 운영하는 곳은 의외로 한정적이다. 메모리 쪽은 삼성전자 메모리 사업부(DRAM/NAND PI), SK하이닉스 R&D(DRAM/NAND/HBM PI)가 양대 축이다. 로직 파운드리는 삼성 파운드리 R&D 한 곳이 사실상 전부이며, 그 외에 DB하이텍(BCD/RF/Display Driver IC), 키파운드리(8인치 specialty), 매그나칩(전력반도체) 등이 specialty foundry로서 PI 조직을 운영한다.

주의할 점은 팹리스에는 PI 직무가 사실상 없다는 것이다. 텔레칩스, 리벨리온, 퓨리오사AI, 사피온, 네패스아크, 삼성 LSI 같은 곳에서는 PI 대신 "process customer engineer" 또는 "foundry interface" 역할로 흡수되고, 일은 비슷해 보이지만 fab을 직접 control하지 않는다는 차이가 매우 크다. 따라서 PI 경력자는 IDM/foundry 안에서 도는 것이 일반적이고, 팹리스로 가면 같은 직함을 못 받는다는 것이 시장의 룰이다.

글로벌 옵션은 분명히 존재한다. TSMC PIE(대만 본사 또는 미국 Phoenix Fab21), Intel TD(Hillsboro/Phoenix), GlobalFoundries(Singapore/NY), Samsung Austin Foundry, Micron(Hiroshima/대만)이 한국 PI들이 일반적으로 노리는 옵션이다. 한국 PI 5년차 + 영어 가능 프로파일은 글로벌 시장에서 환영받는 편이고, 미국 학위가 추가되면 더 자연스럽다. 가장 자주 보이는 경로는 "한국 IDM 5-7년차 → TSMC 대만 또는 Intel 미국으로 이직 → 5년 뒤 senior engineer/staff로 정착"이다.

7. 연봉 가이드 (2026년 기준 한국)

아래 숫자는 잡플래닛, 블라인드, 링크드인 공개 정보, 그리고 지인 인터뷰 추정에 기반한다. 모두 "약" 표기이며, 회사·개인 평가·연도 보너스에 따라 ±20% 변동이 흔하다.

• 신입 (학사): 약 ₩5,800만 ~ ₩7,200만 (대기업 베이스 + PS/PI 합산 추정)
• 신입 (석사): 약 ₩6,800만 ~ ₩8,500만
• 3-5년차: 약 ₩9,000만 ~ ₩1.3억 (PS 50% 가정 시)
• 시니어 (8년+): 약 ₩1.4억 ~ ₩2억 (master/수석급은 더 높음, 스톡 별도)

DB하이텍/키파운드리/매그나칩은 대기업 대비 약 -15~25% 수준으로 보면 대체로 맞다. 외국계 옵션을 거칠게 환산하면, TSMC 대만 본사 PIE 5년차는 약 NT$2.5M~3.5M(≈ ₩1.1억 ~ ₩1.5억) base + bonus 6~14개월(연도별 변동 큼). Intel TD 5년차 미국 본토는 약 USD 180k~230k base + RSU + bonus로 총보상 ≈ ₩3억대 초중반까지 올라가는 사례가 흔하다. 단순 환산만 보면 미국이 압도적이지만, 세금·생활비·이직 risk·H1B/EAD 비자 stress까지 포함하면 한국 잔류와의 격차는 실수령 기준으로 크게 줄어든다는 점은 정직하게 인지해야 한다.

8. 진입 장벽 / 이 팀에 가려면

전공은 전자/전기, 신소재, 화학공학, 물리 모두 가능하다. 사실 PI 직무에서는 학부 전공보다 "fab을 이해하는가, 데이터를 정량적으로 다루는가"가 더 중요하다. 학부 4년만으로 진입은 가능하지만, R&D 조직은 석사 이상이 일반적이다. 박사는 신노드 R&D나 module-PI specialist 자리로 환영받고, 특히 reliability·device modeling·materials 박사는 시작 연차가 +1~2년 인정된다.

가장 도움 되는 수업은 반도체 공정(semiconductor processing), 반도체 소자(device physics), 박막공학, 통계학(DOE/SPC), 고체물리학이다. 디지털 회로/Verilog/RTL은 PI 입사에 거의 영향이 없다 — design 직무와는 다른 길이다. 한국에서는 서울대/카이스트/포스텍/연세/고려/한양/성균관 + 부울경 거점대 공과대학이 일반적인 pool이지만, 거점대 학부 + 대기업 인턴 + 학회 발표 조합이면 충분히 들어간다. 미국 학위는 Stanford, UCB, UCLA, Purdue, Georgia Tech, UT Austin 등 device/process 그룹이 강한 학교가 가산점이 크다.

인턴십 weight가 가장 크다. 삼성/하이닉스 R&D 인턴은 사실상 pre-screening 역할을 한다. 학회 발표는 IEDM, VLSI Symposium on Technology, IRPS, IITC, IEDMS가 박사 수료생에게 유효하다. 오픈소스 기여는 PI 입사에는 거의 영향이 없다(design 쪽과 다름). 다만 학부/대학원 시절 fab 운영 경험, characterization 장비(SEM, TEM, AFM, parametric tester) 운영 경험은 매우 강력한 plus이며, 자기소개서에서 이 경험이 있는 지원자는 면접에서 다른 톤으로 다뤄진다.

9. 추천 학습 경로

• 책: Plummer/Deal/Griffin의 "Silicon VLSI Technology"는 사실상 표준 textbook이다. Taur/Ning의 "Fundamentals of Modern VLSI Devices"는 device 쪽 깊이를 보강해 준다. 학부 입문에는 Jaeger의 "Introduction to Microelectronic Fabrication"이 가장 무난하다.
• 강의/MOOC: MIT OCW 6.012/6.720, Purdue 기반의 nanoHUB.org(무료, 매우 양질), 카이스트/포스텍 K-MOOC 반도체 공정/소자 강좌. 유튜브에는 Sam Zeloof, Asianometry 채널이 산업 직관을 빠르게 키우는 데 좋다.
• 핵심 논문/표준 문서: IRDS(구 ITRS 후속) 로드맵은 노드별 미래 trend의 공식 문서에 가깝다. IEDM 및 VLSI Tech proceedings는 매년 신소자 동향을 본다. 메모리/패키지 분야로 가면 JEDEC 표준이 추가된다.
• 오픈소스 프로젝트: SkyWater 130nm PDK + OpenLane은 PI 직무 자체와는 거리가 있지만 PDK 구조 이해에 유용하다. Sentaurus TCAD 학생 라이센스로 short channel effect나 Cu interconnect EM을 직접 시뮬레이션해 GitHub에 정리해 두면 면접에서 유효한 talking point가 된다.
• 커뮤니티: 한국반도체학회 학생 회원, 블라인드 "반도체" 라운지(분위기 파악용), LinkedIn에서 TSMC/Intel/Samsung Foundry 임원 팔로우 후 신노드 발표 트래킹.

10. 한 줄 코멘트

PI는 한 노드 전체의 운명을 떠메는 매력적인 자리지만, 한국에서는 자리 수가 한정적이고 5년차 이후 시니어 트랙이 좁다. 외국계 foundry로의 점프 또는 device·customer engineering으로의 lateral이 가장 현실적인 탈출구다.

다른 팀 가이드도 시리즈로 발행 중입니다. 전체 시리즈 보기 · 매일 글로벌 반도체 브리프는 vlsi.kr.