팀 가이드: SI / PI / Thermal — HBM이 끌어올린, 가장 비싼 시그널·파워·열 팀

VLSI Korea 팀 가이드: 반도체 회사의 각 팀이 실제로 무슨 일을 하는지, 현직자 시점으로 정리합니다. 취준생과 5년차 이내 주니어를 위한 시리즈.

핵심 답변: SI/PI/Thermal팀은 칩이 패키지와 보드 위에서도 동작하도록 보장하는 팀입니다. HBM과 칩렛 시대에 갑자기 가장 비싼 팀 중 하나가 됐습니다. 한국 시장에서 이 팀이 어디에 있고, 일이 어떻게 굴러가고, 연봉은 얼마이고, 어떤 공부를 해야 들어갈 수 있는지 현직자 시점으로 정리합니다.

1. 한 줄로 말하면

SI/PI/Thermal팀은 칩이 패키지와 PCB 위에 올라간 뒤에도 신호가 살아남고, 전원이 흔들리지 않고, 열이 폭주하지 않도록 보장하는 팀입니다. RTL과 PD가 칩 안쪽 세계를 책임진다면 이 팀은 그 칩이 외부 세계와 만나는 모든 경계를 책임집니다. 데이터레이트가 PAM-4·UCIe 시대로 넘어오고, HBM이 코어 옆에 붙으면서 갑자기 가장 비싼 팀 중 하나가 됐습니다.

2. 회사 안에서의 자리

한국 IDM에서는 보통 패키지 개발본부 또는 R&D 본부 산하의 별도 그룹으로 존재합니다. 삼성전자 메모리사업부(HBM·LPDDR), 시스템LSI, 파운드리(advanced packaging), SK하이닉스 패키지 R&D가 대표적이고, 하이닉스의 경우 HBM 부상 이후 SI/PI 인력 충원이 가장 공격적이었던 조직입니다. 팹리스에서는 ASIC팀과 패키지팀 사이에 끼어 있는 경우가 많고, 인원이 적어 한 사람이 SI·PI·Thermal을 다 보는 일도 흔합니다.

옆자리에서 같이 일하는 팀은 패키지 설계, PD(physical design), DFT, characterization·lab 측정팀, 그리고 시스템 아키텍트입니다. SerDes 설계팀과는 채널 모델·IBIS-AMI 주고받느라 거의 한 몸처럼 움직입니다. 보고 라인은 한국 회사면 패키지/R&D 임원, 외국계(Nvidia·AMD·Intel·Qualcomm·Marvell·MediaTek)면 보통 SoC 또는 platform engineering VP 산하로 들어갑니다. TSMC·Intel 같은 파운드리는 advanced packaging(CoWoS, EMIB, Foveros) 조직이 별도 사업부 수준으로 큽니다.

3. 진짜 하루/일주일

9시 출근하면 먼저 어젯밤 돌려둔 시뮬 결과부터 봅니다. HFSS 풀-웨이브 한 번이 12~36시간 걸리는 일이 흔하기 때문에 데일리 리듬이 시뮬 큐 중심으로 돌아갑니다. S-parameter가 spec(예: insertion loss, return loss mask)을 통과했는지 확인하고, 안 통과했으면 어디서 깨졌는지 추적합니다. 보통 via stub, BGA ball pitch, package routing 어딘가가 범인입니다.

오전 10시에 채널 리뷰 또는 power delivery network(PDN) 리뷰가 잡혀 있으면 SerDes 팀이 와서 "채널 마진이 부족하다", "DFE tap을 늘려야 한다" 같은 압박을 합니다. 이때 측정값과 시뮬값이 안 맞으면 그날 하루가 통째로 갑니다. lab에 내려가서 VNA로 직접 측정하고, 측정 fixture de-embedding을 다시 하고, EM 모델 mesh 다시 짜는 일이 반복됩니다.

오후에는 보통 PI 작업이 들어갑니다. PowerSI나 Sigrity로 IR drop 시뮬을 돌리고, decoupling capacitor 배치를 바꿔가면서 target impedance를 맞춥니다. HBM 패키지면 supply rail이 수십 개라서 한 도메인만 돌려도 메모리가 수백 GB씩 필요합니다. Thermal 담당이면 Icepak 또는 IcePro로 칩-패키지-보드까지 한 번에 묶은 모델을 돌리고, 핫스팟 위치와 junction temperature를 PD팀에 피드백합니다. EM-thermal co-simulation까지 가면 하루 종일 시뮬레이터만 쳐다보고 있게 됩니다.

일주일 사이클은 마일스톤 압박에 따라 출렁입니다. Package floorplan freeze 직전 2~3주는 야근이 일상이고, tapeout 직후에는 측정 샘플 들어올 때까지 한 달 정도 호흡이 풀립니다. 측정 샘플이 도착하면 그때부터는 시뮬-측정 correlation 작업이 시작되고, 차이가 1dB 이상 나면 보고서를 다시 써야 합니다. HBM처럼 새 standard가 들어오는 프로젝트는 JEDEC 스펙 문서를 옆에 펴놓고 일하고, internal compliance 자료까지 같이 만들어야 해서 문서 작업 비중도 무시 못 합니다.

4. 핵심 기술 스택

• 언어/포맷: Python (numpy, scikit-rf, 자동화 스크립트), MATLAB (채널 모델·IBIS-AMI), Tcl (시뮬레이터 batch), 가끔 C++ (custom solver/post-processing). Touchstone (.s4p, .s32p), IBIS, IBIS-AMI, SPICE subckt 포맷은 매일 만집니다.
• EDA 툴: Ansys HFSS·SIwave·Icepak, Cadence Sigrity (PowerSI, Speed2000, Clarity 3D Solver, Celsius Thermal), Keysight ADS·PathWave, Synopsys CustomSim·HSPICE, Mentor HyperLynx. 회사마다 메인 툴이 다르고, 라이선스 정치 때문에 입사 후 새로 배우는 일이 흔합니다.
• 측정 장비: VNA (Keysight PNA), TDR/TDT 오실로스코프, BERT, 열화상 카메라. 시뮬만 하는 팀과 측정까지 같이 하는 팀의 시장 가치가 다릅니다.
• 방법론: 전송선 이론, S-parameter passivity·causality 체크, eye diagram·BER 분석, IBIS-AMI 기반 statistical channel analysis, target impedance 기반 PDN 설계, EM-thermal coupling, JEDEC compliance methodology.
• 인접 도메인 지식: HBM3/HBM3E·HBM4 채널 구조, UCIe·BoW 같은 die-to-die 인터커넥트, PCIe Gen5/Gen6, 112G·224G PAM-4 SerDes, 2.5D/3D 패키지(CoWoS, EMIB, Foveros, X-Cube), TSV·micro-bump electrical model, FOWLP·FOPLP 트렌드.

이 팀의 진짜 가치는 "전자기학 + 회로 + 패키지/PCB 공정 + 측정"이 한 사람 안에 있을 때 나옵니다. 하나만 잘하면 시뮬 돌리는 사람으로 끝나고, 다 알면 패키지 아키텍처 결정에 들어가는 사람이 됩니다.

5. 1년차 → 3년차 → 5년차 성장 곡선

1년차는 솔직히 시뮬레이터 키 잡는 데 다 씁니다. HFSS의 mesh 설정 한 번 잘못해서 결과가 미묘하게 틀어지는 경험을 몇 번 하고, 선배가 짜둔 자동화 스크립트를 풀어 읽으며 "왜 여기서 de-embedding을 이렇게 했지?"를 이해하기 시작합니다. 채널 한두 개의 S-parameter를 끝까지 책임지는 일이 첫 deliverable이고, 보고서를 쓸 때마다 "이 그래프는 무슨 의미냐"는 질문에 막히는 시기입니다.

3년차쯤 되면 한 도메인의 owner가 됩니다. 예를 들어 "이번 프로젝트의 HBM 채널은 네가 다 봐" 또는 "이 SoC의 코어 PDN은 네가 사인오프" 같은 식입니다. 측정-시뮬 correlation을 직접 lead하고, 패키지팀에게 routing 가이드를 거꾸로 던질 수 있는 수준이 되어야 합니다. 이 시기에 IBIS-AMI 모델을 직접 만들거나, custom Python tool 한두 개를 사내에 정착시키면 시장 가치가 크게 점프합니다.

5년차에 보이는 시니어 탈출구는 두 갈래입니다. 하나는 패키지 아키텍처 또는 시스템 아키텍트로 영역을 넓히는 길이고, 다른 하나는 한 가지 영역(예: 224G SerDes 채널, HBM4 power delivery, 3D thermal)에서 deep specialist가 되는 길입니다. 한국에서는 전자가 IDM 임원 트랙으로 이어지고, 후자가 외국계 staff/principal 트랙으로 이어지는 경향이 있습니다. 5년차에 측정·correlation 경험과 standard committee 경험(JEDEC, OIF, OCP)이 둘 다 있으면 글로벌 옵션이 활짝 열립니다. 반대로 시뮬만 5년 돌린 사람은 그 자리에서 정체되기 쉽습니다.

6. 한국 시장에서의 평가 (이직 시장 가치)

HBM 덕분에 한국이 이 분야에서 의외로 글로벌 중심지 중 하나가 됐습니다. SK하이닉스는 HBM3·HBM3E·HBM4 단일 제품에 SI/PI/Thermal 인력이 가장 두텁고, 최근 2~3년간 충원이 가장 공격적이었습니다. 삼성 메모리도 HBM·LPDDR·GDDR 라인업으로 비슷한 규모를 운영하고, 삼성 시스템LSI는 모바일 AP·차량용 SoC 패키지에서, 삼성 파운드리는 고객사 advanced packaging(I-Cube, X-Cube) 컨설팅에서 이 팀을 유지합니다.

국내 팹리스 쪽은 텔레칩스·LX세미콘이 전통적이고, AI 가속기 스타트업인 리벨리온·퓨리오사AI는 칩렛/HBM 통합을 본격화하면서 SI/PI 인력을 새로 뽑고 있습니다. 외국계로는 Qualcomm 코리아, MediaTek 코리아, AMD 코리아, Nvidia 코리아, Marvell, Synopsys·Cadence·Ansys 코리아 application engineer 직군까지 옵션이 넓습니다. 외국계 EDA 벤더 AE는 연봉이 높고 워라밸이 좋은 대신 R&D보다 customer-facing 비중이 큽니다.

글로벌 옵션은 강한 편입니다. 미국 빅테크(Nvidia, AMD, Apple, Google, Meta, Microsoft, Amazon)의 silicon 조직과 TSMC·Intel·Marvell 본사에서 SI/PI/Thermal은 만성 인력난이고, HBM·UCIe 경험이 있으면 영어가 어느 정도만 돼도 면접 자체는 쉽게 잡힙니다. 대만 쪽은 MediaTek·TSMC가 가장 큰 채용처이고, 한국 IDM 출신을 선호합니다. 단, 글로벌 이동 시 "시뮬만 한 사람"보다 "측정·correlation·standard 경험까지 있는 사람"이 두세 배 가치를 받는다는 게 시장의 솔직한 평가입니다.

7. 연봉 가이드 (2026년 기준 한국)

아래 수치는 잡플래닛·블라인드·링크드인·현직자 인터뷰를 종합한 추정치입니다. 회사·평가·근속·직급체계에 따라 편차가 크고, 성과급(PS·PI·OPI)을 모두 포함한 연 총보상 기준입니다. 외국계는 base + bonus + RSU 합산 추정.

• 신입 (학사): 약 ₩5,000만 ~ ₩6,200만 (대기업 기준, 팹리스는 ±10%)
• 신입 (석사): 약 ₩5,800만 ~ ₩7,500만 (HBM 관련 부서는 상단)
• 3-5년차: 약 ₩7,500만 ~ ₩1억 1,000만 (하이닉스 HBM 라인은 PS 변동 큼)
• 시니어 (8년+): 약 ₩1억 2,000만 ~ ₩1억 8,000만 (외국계·스톡옵션·RSU 별도)

외국계 옵션을 비교하면, 미국 본사 staff급 SI/PI/Thermal 엔지니어의 총보상은 약 USD 250k~400k(원화 환산 약 ₩3억 4천만 ~ ₩5억 5천만, 환율 ₩1,380 가정)로, 한국 IDM 시니어 대비 2~3배 차이가 납니다. 한국 거주 외국계(코리아 법인) 시니어는 그 중간으로, 약 ₩1억 5천만 ~ ₩2억 5천만 + RSU가 일반적입니다. 단, 미국 옵션은 세금·생활비·visa 리스크를 빼고 봐야 실수령 차이가 좁아집니다.

8. 진입 장벽 / 이 팀에 가려면

전공은 전기·전자공학이 가장 자연스럽고, 물리학(전자기학 강한 학교) 출신도 의외로 많습니다. 컴공·소프트웨어 출신이 들어오는 경우는 거의 없습니다. 학부 4학년 입사도 가능하지만, 실무에서 다루는 전송선·partial inductance·EM full-wave 개념은 학부 수업으로는 부족해서 석사 권장도가 높은 편입니다. 박사는 RF/마이크로파, 패키지 모델링, 전력전자, 열전달 쪽이면 강하게 메리트가 있고, 반대로 박사라도 SoC RTL 출신이면 처음부터 다시 배워야 합니다.

도움이 가장 많이 되는 학부 수업은 전자기학 1·2, 전송선·마이크로파, 회로이론, 반도체 소자, 디지털 시스템 설계입니다. 가능하면 PCB 설계 실습 한 학기, 그리고 측정 실험(VNA·오실로스코프) 경험을 만들어야 합니다. 캡스톤 또는 학부연구생으로 OpenEMS·scikit-rf 같은 오픈소스로 simple 채널 모델을 직접 돌려본 경험은 면접에서 차별화 포인트가 됩니다.

한국 학교 vs 미국 학교 차이는 분명합니다. 미국 상위권(Georgia Tech, UIUC, Purdue, Stanford, Berkeley)은 SI/PI/Thermal 전문 그룹이 명확하게 존재해서 졸업 시점에 이미 실무 수준의 시뮬·측정 경험이 쌓입니다. 한국은 KAIST·서울대·연세대·고려대·한양대·포스텍에 관련 연구실이 있지만 그룹별 편차가 큽니다. 인턴십은 IDM 인턴이 가장 weight가 크고, DesignCon·ECTC·EPEPS·IEEE EMC·IEEE T-CPMT 학회 발표 1편이 면접에서 거의 카드 한 장 역할을 합니다. 오픈소스 기여는 SerDes·SI 분야가 좁아서 점수가 크지는 않지만, scikit-rf 한두 PR이라도 있으면 "이 사람은 코드 짤 줄 안다"는 신호로 작용합니다.

9. 추천 학습 경로

• 책: Howard Johnson, High-Speed Digital Design: A Handbook of Black Magic (이 분야 바이블). Howard Johnson, High-Speed Signal Propagation. Eric Bogatin, Signal and Power Integrity — Simplified (입문용으로 가장 친절). HBM·패키지 쪽이면 William Beane·Madhavan Swaminathan의 power integrity 책이 추천됩니다.
• 강의/MOOC: Eric Bogatin의 유튜브 채널과 Teledyne LeCroy 웨비나, Keysight·Ansys·Cadence 공식 application note는 거의 무료 교재 수준입니다. Coursera·edX는 이 분야 전용 강의는 적지만, Georgia Tech 패키지 프로그램의 short course가 가끔 열립니다.
• 핵심 논문/표준 문서: JEDEC HBM3·HBM3E (JESD238 계열), JEDEC LPDDR5/5X 표준, IBIS spec (5.0 이후), IBIS-AMI BIRD 문서, UCIe 1.1/2.0 spec, OIF CEI-112G·CEI-224G implementation agreement, PCIe Gen5/Gen6 base spec의 PHY·channel 챕터. 표준 문서를 직접 읽을 줄 아는 게 5년차 시니어와 그 아래를 가르는 기준선입니다.
• 오픈소스 프로젝트: scikit-rf (Python S-parameter 처리, 가장 추천), OpenEMS (오픈소스 FDTD), gprMax, KiCad의 high-speed 디자인 사례, SerDesPy·serdespy 채널 모델링 라이브러리. 이력서에 "scikit-rf로 자체 IBIS-AMI compliance 스크립트를 만들었다" 정도가 들어가면 강합니다.
• 커뮤니티: SI-LIST 메일링 리스트(여전히 살아 있는 글로벌 SI 커뮤니티), DesignCon·ECTC·IEEE EPEPS 학회, 국내는 한국전자파학회(KIEES)·반도체공학회 워크숍. 링크드인에서 Eric Bogatin·Bert Simonovich·Yuriy Shlepnev 같은 글로벌 SI 인플루언서 팔로우는 정보 갱신용으로 가장 효율적입니다.

10. 한 줄 코멘트

SI/PI/Thermal팀은 HBM과 칩렛 시대 덕분에 한국에서 갑자기 가장 비싸진 팀이지만, 시뮬-측정이 안 맞을 때의 책임이 통째로 쏟아지고 "전자기·회로·패키지·열·측정·표준"을 다 겸비해야 진짜 시니어가 보이는, 진입 장벽이 높은 좁은 길이기도 합니다.

다른 팀 가이드도 시리즈로 발행 중입니다. 전체 시리즈 보기 · 매일 글로벌 반도체 브리프는 vlsi.kr.