VLSI KoreaHBM 베이스 다이는 누가 설계할까: 표준 HBM부터 NVHBM 커스텀 전쟁까지
🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다 TL;DR: 표준 JEDEC HBM의 베이스 다이는 메모리 업체가 설계한다. 하지만 HBM4부터 베이스 다이가 로직 공정으로 넘어가면서 게임이 바뀌었다. 이제 고객사(엔비디아·AMD·구글 등)가 베이스 다이 로직을 직접 설계하는 커스텀 HBM이 주류가 되고 있고, 삼성·SK하이닉스·마이크론 3사는 파운드리 전략에서 정반대 베팅을 하고 있다. 베이스 다이가 뭐길래 이렇게 중요해졌나 HBM
🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다
TL;DR: 표준 JEDEC HBM의 베이스 다이는 메모리 업체가 설계한다. 하지만 HBM4부터 베이스 다이가 로직 공정으로 넘어가면서 게임이 바뀌었다. 이제 고객사(엔비디아·AMD·구글 등)가 베이스 다이 로직을 직접 설계하는 커스텀 HBM이 주류가 되고 있고, 삼성·SK하이닉스·마이크론 3사는 파운드리 전략에서 정반대 베팅을 하고 있다.
베이스 다이가 뭐길래 이렇게 중요해졌나
HBM 스택 하나를 옆에서 보면 이렇게 생겼다. 위에서부터 DRAM 코어 다이 여러 장이 TSV(Through-Silicon Via)로 수직 연결되고, 맨 밑에 깔린 칩 하나가 전체 스택을 GPU와 이어준다. 이게 베이스 다이(base die), 일명 로직 다이(logic die)다.
HBM3E까지 베이스 다이는 사실상 "똑똑한 중계기"였다. 메모리 업체가 자기 DRAM 공정으로 만든 단순 버퍼 칩. 신호를 받아서 위로 전달하고, 테스트 로직 조금 얹은 수준. 그래서 "누가 설계하냐"는 질문 자체가 성립하지 않았다. 파는 사람이 만드는 거니까.
HBM4에서 JEDEC 표준(JESD270-4, 2025년 4월 확정)이 인터페이스 폭을 1,024-bit에서 2,048-bit로 두 배로 넓히고 채널을 32개로 늘리면서 상황이 달라졌다. 스택당 대역폭이 최대 2TB/s까지 올라가는데, 이걸 감당하려면 베이스 다이에 진짜 로직이 필요해졌다. 메모리 컨트롤러, PHY, RAS, 전력 관리, 그리고 고객사별 커스텀 연산 로직까지. 베이스 다이가 "미니 SoC"가 된 것이다.
표준 HBM: 메모리 업체가 전부 설계한다
HBM1부터 HBM3E까지의 공식은 단순했다.
- DRAM 코어 다이: 메모리 업체 설계·제조
- 베이스 다이: 메모리 업체가 자기 공정으로 설계·제조 (버퍼/PHY/테스트 수준)
- 팹리스(엔비디아·AMD 등): 인터포저 위의 XPU만 설계하고 JEDEC 표준 인터페이스에 맞춤
이 구조에서 팹리스가 HBM 내부를 건드릴 이유도, 권한도 없었다. HBM은 "사서 꽂는" 표준 부품이었다.
예외: AMD는 처음부터 달랐다
AMD는 이 공식의 예외다. HBM이라는 표준 자체가 2006~2009년 AMD와 SK하이닉스의 공동 연구에서 나왔고, 2013년 JEDEC 표준(JESD235)으로 채택됐다. Fiji GPU(2015)에 처음 탑재될 때 인터포저는 AMD가 ASE·Amkor·UMC와 함께 주도해서 만들었다.
그래서 AMD는 HBM 설계 DNA를 가진 유일한 팹리스다. 삼성이 AMD에 파는 HBM에서 "AMD가 대부분 설계하고 삼성 엔지니어들이 마무리"하는 구조가 가능한 이유다. 이건 업계 표준이 아니라 AMD 특유의 레거시다.
HBM4: 베이스 다이의 로직화와 설계 권한의 이동
HBM4의 베이스 다이는 더 이상 메모리 공정으로 만들 수 없다. I/O가 두 배가 되면서 발열·전력·신호 무결성을 DRAM 계열 공정으로 감당할 수 없기 때문이다. 3사의 선택은 이렇게 갈렸다.
삼성전자: 자체 SF4 턴키
- HBM4 베이스 다이를 자체 파운드리 4nm(SF4) 공정으로 제조
- 평택 4nm 캐파의 절반 이상(월 약 15,000장)을 HBM4 베이스 다이에 투입 — 외부 파운드리 고객과 캐파 경쟁이 벌어질 정도
- 2026년 9월 15일에는 커스텀 HBM용으로 TSMC까지 쓰는 듀얼 트랙을 발표
SK하이닉스: TSMC에 올인
- HBM4부터 베이스 다이를 TSMC 로직 공정(12nm급)으로 제조. 2024년 TSMC와 HBM4 개발 협력을 공식화
- 미국 법인이 "미국 고객사와 logic die 공동 설계" 인력을 공개 채용 중 — 커스텀 HBM 코디자인 체제의 공식화
- 고객사 XPU도 TSMC에서 나오고 CoWoS 패키징도 TSMC가 하니 공정·패키징 정합성에서 유리
마이크론: 내재에서 외주로 선회
- HBM4는 내재 베이스 다이 + 자체 1β DRAM으로 승부
- HBM4E부터는 TSMC에 베이스 다이 제조를 맡긴다 (3nm급이라는 보도). 표준 HBM4E와 커스텀 제품 모두 파운드리 공정 사용
커스텀 HBM: 고객사가 설계에 들어온다
2026년 들어 커스텀 HBM이 본격화됐다. 업계 전망대로라면 HBM5 세대가 되면 고객사별 맞춤 설계가 대세가 된다.
Micron × NVIDIA: NVHBM (2026년 9월 30일 공식 확인)
- 1년 넘게 공동 설계해 온 커스텀 HBM. HBM4E 기반
- 핵심: 메모리 컨트롤러를 XPU 다이가 아니라 HBM 베이스 다이 안에 넣음
- 엔비디아 주장 스펙: 표준 HBM4E 대비 대역폭 최대 +30%, HBM 전력 -15%, XPU 컴퓨트 다이 면적 최대 +25% 확보
- 첫 파트너는 Amazon Annapurna Labs (Trainium4, NVLink Fusion)
SK하이닉스 × NVIDIA·Microsoft·Broadcom
- 커스텀 HBM4E를 2026년 하반기부터 공급한다는 보도. 엔비디아의 빡빡한 납기 일정에 맞춘 파트너 선정
삼성 × AMD
- 차세대 Instinct MI455X용 HBM4 공급 MOU (2026년 3월, 리사 수 방한 계기)
- 삼성은 Broadcom과도 커스텀 HBM 협의 중이라는 보도
커스텀 HBM의 분업 경계
| 담당 | 범위 |
|---|---|
| 고객사 (팹리스·빅테크) | 기능 스펙 정의, 베이스 다이 커스텀 로직 RTL (컨트롤러 오프로드, RAS, near-memory 연산), 패키지·인터포저 통합 |
| 메모리 업체 | DRAM 코어 다이 설계·제조, 스택킹(TSV, MR-MUF), 베이스 다이 물리 구현, 파운드리 연계, 테스트·퀄 |
| 파운드리 (TSMC·삼성) | 베이스 다이 제조 |
즉 "누가 베이스 다이를 설계하냐"의 답은 이제 두 개다. 표준품은 메모리 업체, 커스텀품은 고객사 주도 공동 설계.
KGD: 베이스 다이 하나가 전체 스택의 병목인 이유
베이스 다이는 트랜지스터 수와 밀도가 일반 로직 다이보다 낮아 순수 결함 기준 수율은 유리하다. 하지만 베이스 다이 하나가 불량이면 위에 쌓인 DRAM 8~12장이 통째로 폐기된다. 그래서 실질 수율 기준은 오히려 더 빡세다.
업계는 Known-Good-Die(KGD) 보장 체계를 이렇게 굴린다.
- 웨이퍼 단계: DRAM 코어 다이와 베이스 다이를 각각 테스트해 불량을 스택킹 전에 솎아냄
- 스택 후: 베이스 다이 노출면의 마이크로범프를 프로빙해 스택 전체 기능 검증 (Known-Good-Stack-Die, KGSD)
- 테스트 장비: Teradyne Magnum 7H (HBM4/4E 대응, 최대 4.5Gbps, 9,216 디지털 핀), FormFactor 프로브 카드
쌓기 전에는 완전한 기능 검증이 안 된다는 게 HBM의 고질병이다. 그래서 "KGD를 보장하는 자가 커스텀 HBM 게임의 승자"라는 말도 나온다.
앞으로: zHBM과 "세미커스텀 실리콘" 시대
삼성은 zHBM을 개발 중이다. 인터포저 옆에 두는 기존 구조를 버리고 XPU 위에 DRAM을 수직으로 쌓는 구조다. 목표 스펙은 HBM5 대비 성능 최대 8배, 전력 효율 3배, 열저항 절반 이하.
이 방향으로 가면 베이스 다이와 XPU의 경계 자체가 흐려진다. HBM은 더 이상 "메모리"가 아니라 고객사별로 설계가 갈리는 세미커스텀 실리콘이 된다. 고객사별 베이스 다이는 벤더 간 호환성을 깨뜨리고 세컨드소싱을 어렵게 만든다. 메모리 업체에게는 가격 결정력(price premium)의 원천이고, 고객사에게는 종속(lock-in)의 대가다.
한 줄 정리: 베이스 다이의 로직화 → 설계 권한의 고객사 이전 → 공급망 권력의 재편. HBM 경쟁의 무게중심이 DRAM에서 베이스 다이로 옮겨가고 있다.
FAQ
Q. HBM 베이스 다이는 누가 설계하나요?
표준 JEDEC HBM은 메모리 업체(SK하이닉스·삼성·마이크론)가 설계합니다. 커스텀 HBM은 고객사(엔비디아·AMD 등)가 베이스 다이 로직을 주도 설계하고 메모리 업체와 공동 개발합니다.
Q. 베이스 다이는 로직 공정으로 만드나요?
HBM3E까지는 메모리 업체의 DRAM 계열 공정이었습니다. HBM4부터는 로직 공정으로 전환됐습니다. SK하이닉스·마이크론(HBM4E)은 TSMC, 삼성은 자체 SF4 4nm를 씁니다.
Q. NVHBM이 뭔가요?
마이크론과 엔비디아가 공동 개발 중인 커스텀 HBM(HBM4E 기반)입니다. 메모리 컨트롤러를 베이스 다이 안에 넣어 대역폭 +30%, 전력 -15%를 노립니다.
Q. 삼성이 TSMC에 베이스 다이를 맡기기도 하나요?
네. 삼성은 HBM4 표준품은 자체 SF4로 만들지만, 2026년 9월 커스텀 HBM용으로 TSMC를 쓰는 듀얼 트랙을 발표했습니다.
본문에 인용된 수치와 일정은 각 보도 시점(2026년 10월 9일 기준)의 공개 자료를 바탕으로 합니다.
Sources: The Elec — Micron NVHBM (https://www.thelec.net/news/articleView.html?idxno=14372) · Aju Press — Micron×NVIDIA custom HBM (https://www.ajupress.com/view/20261001180470598) · MK — Samsung HBM4 (https://www.mk.co.kr/en/business/12167424) · TrendForce — custom HBM4E (https://www.trendforce.com/news/2025/06/20/news-sk-hynix-reportedly-leads-custom-hbm4e-push-with-nvidia-microsoft-samsung-trails-with-hbm4/) · EE Times — custom memory (https://www.eetimes.com/beyond-bandwidth-the-industry-is-striving-for-custom-memory-part-1/) · Korea Herald — Samsung×AMD (https://www.koreaherald.com/article/10697284) · FormFactor — HBM KGD test (https://www.formfactor.com/blog/2024/known-good-die-test-enables-advanced-packaging-high-bandwidth-memory/) · EDN — Teradyne Magnum 7H (https://www.edn.com/memory-tester-meets-demands-of-hbm-devices/)
관련 글
